Преобразователь последовательного кода в параллельный

 

ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО КОДА В ПАРАЛЛЕЛЬНЫЙ, содержащий первый элемент И, генератор импульсов, регистр сдвига, первый и второй счетчики, выход второго счетчика соединен с входом сброса первого счетчика, выход которого является выходом, разрешения считьшания преобразователя, информационные выходы которого соединены с выходами регистра сдвига, отличающийся тем, что, с целью расшфения класса решаем.х задач засчет обеспечения возможности преобразования при различных скоростях передачи данных и при различных формах передаваемых сигналов, в него введены три элемента И, первый и второй триггеры, элемент ИЛИ, элемент НЕ и третий счетчик, выход которого соединен с входами сброса первого и второго триггера, единичные входы которых соединены с выходами первого и второго элементов И, первые входы которых соединены соответственгно с инверсными выходами второго и первого триггеров, единичные выходы которых соединены с входами элемента ИЛИ, выход которого соединен с син хровходами регистра сдвига, со счетным входом первого счетчика, с входом сброса второго счетчика и с первьм входом третьего элемента И, а через элемент НЕ - с входом сброса третьего счетчика и с первым входом четвертого элемента И, выход которого (О соединен со счетным входом счетчика, а второй вход соединен с выходом генератора импульсов и вторым входом третьего элемента И, выход которого соединен со счетным входом третьего счетчика, вьпсод первого триггера соединен с информационным входом регистра сдвига, вторые входы первого и второго элементов И соединены соответел ственно с информационными входами первого и второго каналов преобразователя . S 4

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧ(=СНИХ

РЕСПУБЛИН

1ВФ А (19) (l () 4(s() H 03 М 7/(,0

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

AO ДЕЛАМ ИЗОЬРЕТЕНИЙ И О П-(РЫТИЙ

7>, . .,(°;; с,wggg ((ь.", :. " чA

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ I у,::;;:;;:.",. 1 (213 3676775/24-24 (22) 21,12,83 (46). 30.05.85. Бюл. ((20 (72) В. Д. Гладков (53) 681.325 (088.8.) (56) 1, Авторское свидетельство СССР

И1 924б96, кл. G 06 Р 5/04, 1982.

° 2-, Авторское свидетельство СССР . Р 1045238, кл. Ц Об Р 5/04, 1982. (54) (57) ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО КОЛА В ПАРАЛЛЕЛЬНЫЙ, содержащий первый элемент И, генератор импульсов, регистр сдвига, первый и второй счетчики, выход второго счетчика соединен с входом сброса первого счетчика, выход которого явля.ется выходом. разрешения считывания преобразователя, информационные выходы которого соединены с выходами регистра сдвига, о т л и ч а юшийся тем, что, с целью расширения класса решаем..х задач за счет обеспечения возможности преобразования при различных скоростях передачи данных и при различных формах передаваемых сигналов, в него введены три элемента И, первый и второй триггеры, элемент ИЛИ, злемент НЕ и третий счетчик, выход которого соединен с входами сброса первого и второго триггера, единичные входы которых соединены с выходами первого и второго элементов И, первые входы которых соединены соответственно с инверсными выходами второго и первого триггеров, единичные выходы которых соединены с входами элемента

ИЛИ, выход которого соединен с синхровходами регистра сдвига, со счетным входом первого счетчика, с входом сброса второго счетчика и с первым входом третьего элемента И, а через элемент НЕ - с входом сброса третьего счетчика и с первым входом а четвертого элемента И, выход которого соединен со счетным входом счетчика, а второй вход соединен с выходом генератора импульсов и вторым входом третьего элемента И, выход которого соединен со счетным входом третьего счетчика, выход первого триггера соединен с информационным входом регистра сдвига, вторые входы первого и второго элементов .И соединены соответственно с информационными входами первого и второго каналов преобразователя.!!59164

Изобретение относится к вычислительной технике и может быть использовано при построении преобразователей, входящих в состав аппаратуры сопряжения цифровых устройств с полу- 5 дуплексными двухпроводными каналами ,связи, Целью изобретения является расширение класса решаемых задач за счет обеспечения возможностипреобраэования10 при различных скоростях передачи данных и при различных формах передаваемых сигналов.

На фиг. 1 приведена блок-схема предложенного преобразователя после- !5 довательного кода в параллельный; на фиг. 2 - временные диаграммы,. поясняющие работу преобразователя.

Преобразователь последовательного кода в параллельный содерлМт первый 20

1, второй 2, третий 3, четвертый 4 элементы И, первый 5 и второй 6 триггеры, генератор 7 импульсов, элемент

8 ИЛИ, элемент 9 НЕ, регистр 10 сдвига, первый 11, второй 12 и третий 13 25 счетчики, информационные выходы 14 преобразователя, выход разрешения считывания 15, первый 16 и второй !7 информационные входы преобразователя °

Преобразователь работает следующим образом.

На первый и второй входы 16 и 17 поступают сигналы из полудуплексного двухпроводного канала связи. На временной диаграмме (фиг. 4) показаны временные соотношения между входными З5 сигналами и биполярными сигналами канала связи. Для передачи каждого бита необходимо время, равное 4Т. Информационные байты, разрядность кото40 рых равна 11, следуют во времени друг за другом через 8Т, где Т вЂ” длитель- ность положительного или отрицательного импульса.

При поступлении первого бита 1 ин-45 формационного байта сигнал с первого входа 16 проходит через элемент 1, устанавливает в состояние "!" триггер

5, при этом сигнал с его инверсного выхода запрещает работу элемента 2 и,50 следовательно, установку триггера 6 в состояние "1", Сигнал с прямого выхода триггера 5 поступает на информационный вход регистра 10 и проходит через элемент 8 ИЛИ. Сигнал с выхода 55 элемента 8 ИЛИ поступает на управляющий вход регистра 10, на счетный вход счетчика 11, на вход установки "0"

2 счетчика 2, на вход элемента 9 НЕ и на первый вход элемента 4, разрешая поступление импульсов генератора 7 на счетный вход счетчика 13. При работе счетчика 13 на его выходе появляется сигнал во время отсутствия биполярного сигнала, который производит сброс триггера 5, В это время на выходе элемента 8 ИЛИ устанавливается сиг нал "0",в результате чего работает элемент 9 НЕ, который устанавливает в состояние "0" счетчик 13 и разрешает работу элемента 3. При этом импульсы генератора 7 поступают на счетный вход счетчика 12, однако на г его выходе сигнал не может появиться так как счетчик 12 устанавливается в состояние "0" при поступлении очередного бита 1 или бита О.

При поступлении бита "0" сигнал с второго входа 17 проходит через элемент 2, устанавливает в состояние

1 триггер 6, при этом сигнал с его инверсного выхода запрещает работу элемента 1 и, следовательно, установку триггера 5 в состояние "1". Сигнал с прямого выхода триггера 6 про= ходит только на вход элемента 8 ИЛИ.

При этом в .регистре !О происходит сдвиг информации, а значение кода на выходе счетчика 11 увеличивается на единицу.

При поступлении следующих битов работа преобразователя повторяется.

При поступлении последнего бита информационного байта на выходе счетчика 11.появляется управляющий сигнал, необходимый для считывания информации, записанной в регистр 10.

В интервале времени между двумя байтами на счетный вход счетчика 12 поступает большое число импульсов, в результате чего на его выходе появляется сигнал для установки счетчика 11 в состояние "0", после чего преобразователь возвращается в исходное положение.

Введение в известный преобразователь последовательного кода в параллельный новых элементов, их связей между собой и с элементами.известного преобразователя приводит к раеширению его функциональных возможностей за счет обеспечения возможности ,преобразования при различных скоростях передачи информации и при различных формах сигналов в канале связи, 3 1159164 4

Предложенный преобразователь позво- ного преобразователя не нару аетляет в случае изменения скорости пе- ся. редачи информации производить наст- В известном преобразователе в ройку только. одного генератора им- случае искажения входных сигналов воз-. пульса, в то время как в известном можны несовпадения сигналов, поступапреобраэователе s этом случае. необ-. ющих на вход элемента И, что может ходимо изменить параметры как,гене-, привести к потере битов 1, а следо» ратора импульсов, так..и элемента за- вательно, к искажению информации. Кро; держки. ме того, предложенный преобразователь

Использование вместо элемента за- щ можно испольэовать при работе с кеЭ

° ° м держки и элемента И двух триггеров йалами связи, для которых биту 1 приводит к тому, что в случае силь- соответствует только один положительных искажений входных сигналов отно- ный импульс, а биту О соответствует сительно друг друга работа предложен-; только отрицательный импульс.

1159164

Составитель М. Аршавский

Редактор М. Циткина Техред Л.Ми. .еш Корректор Л. Пилипенко

Заказ 3608/56

®® !6 д,1 2И

Триггер Х

Р Тиееер 6

ЮРУ Я

Тираж 822 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 3-35, Раушская иаб,, д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Преобразователь последовательного кода в параллельный Преобразователь последовательного кода в параллельный Преобразователь последовательного кода в параллельный Преобразователь последовательного кода в параллельный 

 

Похожие патенты:

Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных устройствах, а также в устройствах для формирования конечных полей

Изобретение относится к цифровой связи и может быть использовано в выделителях канальных цифровых сигналов для поеобразования структуры двоичной комбинации сжатием выделяемых символов

Изобретение относится к системам уплотнения и разуплотнения данных, в частности к способу и устройству параллельного кодирования и декодирования данных в системах уплотнения-разуплотнения

Изобретение относится к области сжатия изображения, в частности к сжатию палитризованных изображений с использованием статистического кодера, а также с использованием параллельного статистического кодера

Изобретение относится к автоматике и вычислительной технике, в частности, может быть использовано в системах обработки информации при реализации технических средств цифровых вычислительных машин и дискретной автоматики

Изобретение относится к автоматике и вычислительной технике, в частности может быть использовано в системах обработки информации при реализации технических средств цифровых, вычислительных машин и дискретной автоматики
Наверх