Многофункциональный модуль

Авторы патента:

G06F7 - Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных (логические схемы H03K 19/00)

МНОГОФУНКЦИОНАЛЬНЫЙ МОДУЛЬ, содержащий элементы равнозначности , элементы НЕ и элемент ИЛИ, причем первый вход модуля соединен с входом первого элемента НЕ. выход которого со динен с первым входом первого элемента равнозначности, второй и третий входы которого соединены с вторым и третьим входами модуля соответственно, входы второго элемента равнозначности соединены с четвертым и пятым входами модуля соответственно , выход элемента ИЛИ соединен с прямым выходом модуля и входом второго элемента НЕ, выход которого соединен с инверсным выходом модуля, отличающийся тем, что, с целью упрощения модуля, щестой вход модуля соединен b четвертым входом первого элемента равнозначности, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом второго элемента равнозначности .

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

l в

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3668655/24-24 (22) 02.12.83 (46) 07.06.85. Бюл. № 21 (72) А. Н. Семашко, Д. А. Безмен, В. Г. Гриневич и М. А. Ментюк (53) 681.3 (088.8) (56) 1. Авторское свидетельство СССР № 798806, кл. и 06 F 7/00, 1978.

2. Авторское свидетельство СССР № 798802, кл. G 06 F 7/00, 1977.

3. Авторское свидетельство СССР № 1083180, кл. G 06 F 7/00, 1983 (прототип) . (54) (57) МНОГОФУНКЦИОНАЛЬНЫЙ

МОДУЛЬ, содержащий элементы равнозначности, элементы НЕ и элемент ИЛИ, при- чем первый вход модуля соединен с входом первого элемента НЕ, выход которого сое„,Я()„„ 1160390 А б 06 Г 7/00

I динен с первым входом первого элемента равнозначности, второй и третий входы которого соединены с вторым и третьим входами модуля соответственно, входы второго элемента равнозначности соединены с четвертым и пятым входами модуля соответственно, выход элемента ИЛИ соединен с прямым выходом модуля и входом второго элемента НЕ, выход которого соединен с инверсным выходом модуля, отличающийся тем, что, с целью упрощения модуля, шестой вход модуля соединен с четвертым входом первого элемента равнозначности, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом второго элемента равнозначности.

1160390

Изобретение относится к вычислительной технике и микроэлектронике и предназначено для реализации всех логических формул трех переменных и функций двух переменных.

Известен логический модуль, реализующий заданные типы логических преобразований (1).

Однако этот модуль не позволяет реализовать все логические формулы трех переменных.

Известен многофункциональный логический модуль, реализующий все логические формулы трех переменных (2).

Однако модуль имеет сложную конструкцию, низкую надежность и быстродействие, узкие схемотехнические возможности.

Наиболее близким по технической и функциональной сущности к изобретению является многофункциональный логический модуль, содержащий элементы И, ИЛИ, НЕ, равнозначности и неравнозначности, причем первый вход модуля соединен с входом первого элемента НЕ, выход которого соединен с первым входом первого элемента равнозначности, второй и третий входы которого соединены с вторым и третьим входами мОдуля, входы второго элемента равнозначности соединены с четвертым и пятым входами модуля, выход второго элемента равнозначности соединен с первыми входами первого элемента И и элемента равнозначности, второй вход которого соединен с выходом первого элемента равнозначности и вторым входом первого элемента И, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, входы которого соединены с выходом элемента неравнозначности и шестым входом модуля соответственно, выход элемента ИЛИ соединен с прямым выходом модуля и входом второго элемента НЕ, выход которого соединен с инверсным выходом модуля (3).

Однако известный модуль имеет сложную конструкцию, так как содержит восемь логических элементов, и низкое быстродействие, так как имеет четыре каскада задержки. Вследствие сложной конструкции модуль имеет низкую надежность и высокую стоимость.

Целью изобретения является упрощение модуля.

Поставленная цель достигается тем, что в многофункциональном модуле, содержащем элементы равнозначности, элементы НЕ и элемент ИЛИ, причем первый вход модуля соединен с входом первого элемента НЕ, выход которого соединен с первым входом. первого элемента равнозначности, второй и третий входы которого соединены с вторым и третьим входами модуля соответственно, входы второго элемента равнозначности соединены с четвертым и пятым вхоF (13) = F(12).

Алгоритм настройки модуля на реализацию всех типов логических формул трех переменных приведен в табл. 1.

Алгоритм настройки модуля на реализацию всех логических функций двух переменных приведен в табл, 2.

Пример. Пусть требуется реализовать логическую формулу трех переменных вида

Х l Х2 ХЗ. Для этого в соответствии с табл. 1 на входы 1 вЂ” 6 модуля подаются соответственно переменные Xl, Х2, ХЗ, 1, О, 1.

При этом с выхода элемента 8 равнознач45 ности снймается ункция Xl Х2 ХЗ 19

vXX1 Х2 ХЗ 1 = Xl Х2 ХЗ. С выхода элемента 9 равнозначности снимается значение

О 1У 01 = О. Следовательно, с выхода 12 модуля снимается требуемая логическая форм ла, а с выхода 13 вЂ” ее инверсия Xl Х2

= Х1ЧХ2 ч ХЗ.

Аналогичным образом модуль функционирует при реализации других типов логических формул трех переменных и всех функций двух переменных.

55 Таким образом, предлагаемый много. функциональный модуль реализует, все типы логических формул трех переменных и все логические функции двух переменных.

30 дами модуля соответственно, выход элемента ИЛИ соединен с прямым выходом модуля и входом второго элемента НЕ, выход которого соединен с инверсным выходом модуля, шестой вход модуля соединен с четвертым входом первого элемента равнозначности, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом второго элемента равнозначности.

На чертеже изображена схема предлагаемого модуля.

Многофункциональный модуль содержит входы 1 вЂ” 6, элемент НЕ 7, элементы 8 и 9 равнозначности, элемент ИЛИ 10, элемент

НЕ 11, выходы 12 и 13.

Модуль функционирует следующим образом.

На входы 1 вЂ” 6 подаются двоичные сигналы, соответствующие значениям трех входных переменных Xl, Х2, ХЗ и констант

О и l. При этом для каждого конкретного набора входных сигналов с выходов 12 и 13 модуля снимаются логические сигналы, функционально описываемые логическими функциями трех переменных.

Логически прямой выход 12 модуля описывается

Рц > = R (Х, Б,В,Р) ч Е (А, Е), где R вЂ” функция равнозначности;

R(A, Б, В, Г) = АБВГчАБВГ;

К(Д, Е) = ДЕчДЕ;

А, Б, В, Г, Д и Е вЂ” значения сигналов на входах 1 вЂ” 6; инверсный выход 13вЂ”

1160390

4 кое быстродействие, так как имеет всего четыре каскада задержки (известный шесть) .

Модуль более надежен, имеет меньшую рассеиваемую мощность (более экономичен) и, следовательно, имеет меньшую стоимость.

Таблица.:1

Реализуемые функции иа выходах

Хl Х2 XÇ

Xl Х2 XÇ

Х2,0 0 1

ХЗ Xl

Xl Х2 ХЗ 1

0 1 (Хl V Х2) ХЗ (Xl V Х2) ХЗ (Xl V Х2) ХЗ

Хl Х2УХЗ

Х2 0 XÇ 0

1 Xl

X1X2X3VX1X2X3 (X1 VX2 YX3)(X1. V X2VX3) Х1Х2ХЗ 4 Х1Х2ХЗ (Х1 УХ2М ХЗ) (Х1УХ2ЙВ) Х2 ХЗ 1

1 Xl

Кроме того, предлагаемый модуль конструктивно проще известного, так как состоит из пяти, а не восьми логических элементов, более технологичен, так как для его реализации (например, на МОП-технологии) требуется 21 МОП-транзистор (для реализации известного вЂ” 30), имеет более высоЗначения сигналов на входах

1 2 3 4 5 6

Xl Х2 XÇ 1 0 1

Х2 .. XÇ Хl 1 0 1

ХЗ Х2 Xl 1 0 1

g2 Xl X3 0 О. 1

Хl Х2 ХЗ 0 0 1

0 . Xl Х2 ХЗ 0 1

0 1 Xl Х2 ХЗ 0

Х2 Хl 1 1 XÇ 1

Х2 Xl 1 1 XÇ 0

1 Xl Х2 0 XÇ 1

Xl Х2 ХЗ 1 1

Xl Х2 XÇ

Xl Х2 ХЗ

Xl Х2 XÇ

Xl Х2 XÇ Хl Х2МХЗ

Xl Х2УХЗ

Хl Х2УХ3

Xl Х2ЧХЗ

Х1У Х2 У ХЗ

XlV X2 V X3

Х1УХ2 ХЗ

Х1УХ2 Y ХЗ

Х1У Х2 Y ХЗ

Х1У Х2 V XÇ

Х1У Х2 V ХЗ (Xl V Х2) ХЗ (Xl V Х2) ХЗ . (Xl Y Х2) XÇ

1160390

Таблица 2

Реализуемые функции на выходах

1г (Значения сигналов на входах

2 3 4 5

1 1 1 0

Х2

Xl Х2 00 0

Х2

1 1 0

Х2 Х2 0

Х2 1 0

Х2 х1 хг v х1 хг

Хl Х2

Хl

1 0

Составитель А. Федоров

Техред И. Верес Корректор О. Луговая

Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий! 13035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент>, г. Ужгород, ул. Проектная, 4

Редактор О. Юрковецкая

Заказ 37?6/45

Х2 1

Xl 1

1 0

Хl Х2

Xl Х2

Xl .Х2

Xl VX2

Xl т Хг

Xl < Х2

Хl Х2 Y Xl Х2

Xl г Х2

Похожие патенты:

Двоичный умножитель // 1159018

Цифро-частотный умножитель // 1159017

Двухканальный генератор случайного процесса // 1159015

Устройство для сложения @ чисел // 1159013

Цифровой функциональный преобразователь анишина // 1157543

Устройство для умножения // 1157542

Устройство для умножения последовательного действия // 1157541

Устройство для сравнения чисел // 1157540

Устройство для моделирования скорости реакции полимеризации // 1156100

Устройство для умножения частоты на код // 1156070

Бортовая система регистрации полетных данных // 2101755

Изобретение относится к вычислительной технике и предназначено для регистрации и контроля входных параметров, а именно, параметров полета летательного аппарата

Устройство для ранговой фильтрации структурных сигналов // 2101756

Изобретение относится к вычислительной технике, в частности к специализированным устройствам для обработки массивов информации в реальном масштабе времени, и может быть использовано в автоматизированных системах обработки изображений

Устройство удвоения частоты следования импульсов // 2101856

Изобретение относится к радиотехнике, а именно к измерительной технике, и в частности может быть использовано в технике радиосвязи, например в синтезаторах частоты приемопередающих установок с программной перестройкой рабочей частоты (ППРЧ) в качестве умножителей частоты следования импульсов

Ячейка однородной среды // 2103724

Изобретение относится к вычислительной технике и, в частности, к архитектурам перестраиваемых матричных процессорных СБИС, использующих структурную перестройку (реконфигурацию), т.е

Датчик случайных чисел с равномерным распределением // 2103725

Изобретение относится к вычислительной технике и может использоваться при статистических исследованиях

Датчик случайных чисел с равномерным распределением повышенной точности // 2103726

Изобретение относится к вычислительной технике и может использоваться при статистических исследованиях

Многофункциональное устройство генина а.и. (варианты) // 2106673

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Генератор случайных чисел // 2106684

Изобретение относится к специализированным средствам вычислительной техники и предназначено для использования в стохастических вычислительных устройствах

Генератор равномерно распределенных случайных импульсов // 2107941

Изобретение относится к вычислительной технике и может быть использовано в вычислительных и моделирующих устройствах, использующих вероятностные принципы представления и обработки информации

Способ сложения-вычитания чисел, кодируемых сигналами, и устройство для его осуществления // 2109325

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова