Устройство для приема фазоманипулированных псевдослучайных сигналов с инверсной модуляцией

 

УСТРОЙСТВО ДЛЯ ПРИЕМА ФАЗОМАНИПУЛИРОВАННЫХ ПСЕВДОСЛУЧАЙНЫХ СИГНАЛОВ С ИНВЕРСНОЙ МОДУЛЯЦИЕЙ, содержащее пороговый блок, первый вход которого подключен к выходу первого интегратора, сигнальный вход которого соединен с выходом первого перемножитёля; первый вход которого соединен с первым входом второго перемножителя и с выходом первого фазового детектора, первый вход которого соединен с выходом фазовраш.ателя, вход которого соединен с выходом управляемого генератора и с первым входом второго фазового детектора, выход которого подключен к первому входу третьего перемножителя , выход которого соединен с сигнальным входом второго интегратора, второй вход третьего перемножителя подключен к второму входу первого перемножителя и к выходу блока задержки, вход которого соединен с первым входом сумматора и с первым выходом генератора псевдослучайной последовательности, второй выход которого соединен с вторым входом сумматора, выход которого подключен к второму входу второго перемножителя, выход которого соединен с сигнальным входом третьего интегратора , вход генератора псевдослучайной последовательности соединен с выходом управляемого тактового генератора, вход которого соединен с выходом первого фильтра нижних частот, вход которого подключен к выходу четвертого перемножителя, выход пятого перемножителя через второй фильтр нижних частот подключен к входу управляемого генератора, вторые входы первого и второго фазовых детекторов объединены и являются входом устройства, установочным входом которого являются i установочные входы первого, второго и тре (Л тьего интеграторов, отличающееся тем, что, с целью повышения помехоустойчивости, в него введены первый блок выборки и запоминания и второй блок выборки и запоминания , выход которого подключен к первому входу пятого перемножителя, второй вход которого соединен с выходом порогового блока и с первым входом четвертого перемножителя , второй вход которого соединен с Ci выходом первого блока выборки и запомио нания, первый вход которого соединен с 01 выходом третьего интегратора, выход второго интегратора соединен с первым вхосо со дом второго блока выборки и запоминания, при этом второй вход порогового блока и вторые входы первого и второго блоков выборки и запоминания являются записываюшими входами устройства.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

М ABTOPGHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3678074/24-09 (22) 21.12.83 (46) 07.06.85. Бюл. № 21 (72) В. П. Горбань и А. М. Парамонов (71) Московский ордена Трудового Красного Знамени электротехнический институт связи (53) 621.376.62 (088.8) (56) 1. Чердынцев В. А. Проектирование радиотехнических систем со сложными сигналами. Минск, «Высшая школа», 1979, с. 87.

2. Там же, с. 94 — 95 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ ПРИЕМА

ФАЗОМАНИПУЛИРОВАННЫХ ПСЕВДОСЛУЧАЙНЫХ СИГНАЛОВ С ИНВЕРСНОЙ МОДУЛЯЦИЕЙ, содержащее пороговый блок, первый вход которого подключен к выходу первого интегратора, сигнальный вход которого соединен с выходом первого перемножителя; первый вход которого соединен с первым входом второго перемножителя и с выходом первого фазового детектора, первый вход которого соединен с выходом фазовращателя, вход которого соединен с выходом управляемого генератора и с первым входом второго фазового детектора, выход которого подключен к первому входу третьего перемножителя, выход которого соединен с сигнальным входом второго интегратора, второй вход третьего перемножителя подключен к второму входу первого перемножителя и к выходу блока задержки, вход которого соединен с первым входом сумматора и с пер- вым выходом генератора псевдослучайной,Я1) „„1160593 А

4 Н 04 1 27(22 последовательности, второй выход которого соединен с вторым входом сумматора, выход которого подключен к второму входу второго перемножителя, выход которого соединен с сигнальным входом третьего интегратора, вход генератора псевдослучайной последовательности соединен с выходом управляемого так оного генератора, вход которого соединен с выходом первого фильтра нижних частот, вход которого подключен к выходу четвертого перемножителя, выход пятого перемножителя через второй фильтр нижних частот подключен к входу управляемого генератора, вторые входы первого и второго фазовых детекторов объединены и являются входом устройства, установочным входом которого являются установочные входы первого, второго и третьего интеграторов, отличающееся тем, что, с целью повышения помехоустойчивости, в него введены первый блок выборки и запоминания и второй блок выборки и запоминания, выход которого подключен к первому входу пятого перемножителя, второй вход которого. соединен с выходом порогового блока и с первым входом четвертого перемножителя, второй вход которого соединен с выходом первого блока выборки и запоминания, первый вход которого соединен с выходом третьего интегратора, выход второго интегратора соединен с первым входом второго блока выборки и запоминания, при этом второй вход порогового блока и вторые входы первого и второго блоков выборки и запоминания являются записывающими входами устройства.

1 160593

Изобретение относится к радиосвязи и может быть использовано в синхронных системах связи.

Известно устройство для приема фазоманипулированных псевдослучайных сигналов с инверсной модуляцией, содержащее блок вынесения решения о принимаемом варианте сигнала, выходы которого соединены с соответствующими входами блока слежения за тактовой частотой и блока слежения за несущей частотой, выходы которых подключены к соответствующим входам блока вынесения решения о принимаемом варианте сигнала .(1).

Недостатком этого устройства является низкая помехоустойчивость.

Наиболее близким техническим решением к изобретению является устройство для приема фазоманипулированных псевдослучайных сигналов с инверсной модуляцией, содержашее пороговый блок, первый вход которого подключен к выходу первого интегратора, сигнальный вход которого соединен с выходом первого перемножителя, первый вход которого соединен с первым входом второго перемножителя и с выходом первого фазового детектора,- первый вход которого соединен с выходом фазовращателя, вход которого соединен с выходом управляемого генератора и с первым входом второго фазового детектора, выход которого подключен к первому входу третьего перемножителя, выход которого соединен с сигнальным входом второго интегратора, второй вход третьего перемножителя подключен к второму входу первого перемножителя и к выходу блока задержки, вход которого соединен с первым входом сумматора и с первым выходом генератора псевдослучайной последовательности, второй выход которого соединен с вторым входом сумматора, выход которого подключен к второму входу второго перемножителя, выход которого соединен с сигнальным входом третьего интегратора, вход генератора псевдослучайной последовательности соединен с выходом управляемого тактового генератора, вход которого соединен с выходом первого фильтра нижних частот, вход которого подключен к выходу четвертого перемножителя, выход пятого перемножителя через второй фильтр нижних частот подключен к входу управляемого генератора, вторые входы первого и второго фазовых детекторов объединены и являются входом устройства, установочным входом которого являются установочные входы первого, второго и третьего интеграторов (2).

Однако это устройство обладает низкой помехоустойчивостью.

Цель изобретения — повышение помехоустойчивости.

Цель достигается тем, что в устройство для приема фазоманипулированных псевдослучайных сигналов с инверсной модуляцией, содержащее пороговый блок, первый вход которого подключен к выходу первого интегратора, сигнальный вход которого соединен с выходом первого перемножителя, первый вход которого соединен с первым входом второго перемножителя и с выходом первого фазового детектора, первый вход которого соединен с выходом фазовращателя, вход которого соединен с выходом управляемого генератора и с первым входом второго фазового детектора, выход которого подключен к первому входу третьего перемножителя, выход которого соединен с сигнальным входом второго интегратора, второй вход третьего перемножителя подключен к второму входу первого перемножителя и к выходу блока задержки, вход которого соединен с первым входом сумматора и с первым выходом генератора псевдослучайной последовательности, второй выход которого соединен с вторым входом сумматора, выход которого подключен к второму входу второго перемножителя, выход которого соединен с сигнальным входом третьего интегратора, вход генератора псевдослучайной последовательности соединен с выходом управляемого тактового генератора, вход которого соединен с выходом первого фильтра нижних частот, вход которого подключен к выходу четвертого перемножителя, выход пятого перемножителя через второй фильтр нижних частот подключен к входу управляемого генератора, вторые входы первого и второго фазовых детекторов объединены и являются входом устройства, установочным входом которого являются установочные входы первого, второго и третьего интеграторов, введены .первый блок выборки и запоминания и второй блок выборки и запоминания, выход которого подключен к первому входу пятого перемножителя, второй вход которого соединен с выходом порогового блока и с первым входом четвертого перемножителя, второй вход которого соединен с выходом первого блока выборки и запоминания, первый вход которого соединен с выходом третьего интегратора, выход второго интегратора соединен с первым входом второго блока выборки и запоминания, при этом второй вход порогового блока и вторые входы первого и второго блоков выборки и запоминания являются записывающими входами устройства.

На чертеже изображена структурная электрическая схема предложенного устройства.

Устройство для приема фазом анипулированных псевдослучайных сигналов с инверсной модуляцией содержит управляемый генератор 1, первый и второй фильтры 2 и 3

1160593

ВНИИПИ Заказ 3845 56 Тираж 659 Подписное

Филиал ППП «Патент», r. Ужгород, ул. Проектная, 4 нижних частот, первый фазовый детектор 4, первый перемножитель 5, первый интегратор 6, пороговый блок 7, фазовращатель 8, второй перемножитель 9, блок 10 задержки, сумматор 11, третий перемножитель 12, первый блок 13 выборки и запоминания, четвертый перемножитель 14, генератор 15 псевдослучайной последовательности, управляемый тактовый генератор 16, второй интегратор 17, второй фазовый детектор 18, пятый перемножитель 19, третий интегратор 20, второй блок 21 выборки и запоминания.

Устройство работает следующим образом.

Принимаемый сигнал умножается сначала на сигнал с выхода фазоврашателя 8 в первом фазовом детекторе 4, а затем на копию псевдослучайной последовательности (ПСП), поступающую с блока 10 задержки в первом перемножителе 5. Сигнал с выхода первого перемножителя 5 обрабатывается в первом интеграторе 6 со сбросом в течение времени, равного длительности ПСП, после чего осуществляется сброс этого интегратора 6, пороговый блок 7 в конце интервала обработки сигнала в первом интеграторе, 6, но перед его сбросом, выносит решение о знаке напряжения на его входе.

С выхода управляемого генератора 1 сигнал во втором фазовом детекторе 18 умножается сначала на принимаемый сигнал, затем на копию ПСП, поступающую с блока 10 задержки в третьем перемножителе 12, обрабатывается во втором интеграторе 17 со сбросом, записывается во второй блок 2! выборки и запоминания импульсом записи в момент времени, предшествующий сбросу интегратора 17 и умножается на сигнал

5 с выхода порогового блока 7 в пятом перемножителе 19. Таким образом формируется сигнал ошибки. Далее сигнал ошибки через второй фильтр 3 нижних частот поступает на вход управляемого генератора 1.

Сигнал, с выхода первого фазового детектора 4 умножается на сумму двух ПСП, сдвинутых друг относительно друга на время во втором перемножителе 9, обрабатывается в третьем интеграторе 20 со сбросом, записывается. в первый блок 13 выборки и запоминания импульсом записи в момент времени, предшествующий сбросу третьего интегратора 20, и умножается на сигнал с выхода порогового блока 7 в четвертом перемножителе 14. Далее сигнал ошибки с выхода перемножителя 14 через первый фильтр 2 нижних частот поступает на вход управляемого тактового генератора

16, который формирует тактовые импульсы для генератора 15 псевдослучайной последовательности, импульсы сброса интеграторов 6, 17 и 20 и импульсы записи для порогового блока 7 и блоков 13 и 21 выборки и запоминания.

Таким образом, техническое преимущество предлагаемого устройства по сравнению с известным заключается в том, что оно за счет введения двух дополнительных блоков выборки и запоминания позволяет повысить помехоустойчивость устройства.