Микропрограммное устройство управления

 

МИКРОПРОГРАММНОЕ УСТРОЙСТВО. УПРАВЛЕНИЯ, содержащее три блока памяти, два регистра адреса, три регистра микрокоманды, первый блок коммутаторов, дешифратор, блок дешифраторов микроопераций, четыре блока элементов ИЛИ, три блока элементов И, четыре элемента ИЛИ и блок управления , «ключающий элемент И, счетчик и элемент ИЛИ, вход и выход которого соединенны соответственно с прямым выходом счетчика и первым входом элемента И., выход которого подключен к счетному входу счетчика, информационный вькод которого соединен с входом дешифратора, выходы первого, второго и третьего блоков памяти подключены к информационным входам соответственно первого, второго и третьего регистров микрокоманды, первый адресньй %ыкод, первый операционный выход, второй адресный ВБПСОД и второй операционный вьвсод третьего регистра микрокоманды соединены соответственно с первым, вторым, тре .тьик и четвертым информационными пходами первого блока коммутаторов, первый вход первого блока элементов ИЛИ подключен к адресному входу устройства, а вход и выход блока дешифраторов микроопераций соединены соответственно с выходом второго блока элементов ИЛИ и В1-ходом устройства , о т ли ч а ю 1Ц е е с я тем, что, с целью увеличения быстродействия , оно содержит счетчик адреса , второй блок коммутаторов, три элемента И, пятый элемент ИЛИ , элемент задержки, генератор тактовых импульсов и два одновибратора, выходы которых подключены к управляющим входам соответственно первого и третьего блоков памяти, выходы первого и второго регистров адреса и счетчика адреса соединены с адресными входами .соответственно первого, третьего и второго блоков памяти, второй, третий и четвертый входы и выход первого блока элементов ИЛИ.подключены соот9д ветственно к адресному выходу первого регистра микрокоманды,первым адресным выходам первого и второго блоков коммутаторов и входу первого регистра адреса, первые входы первого, второго и третьего блоков элементов И соединены с дополнительным адресным выходом первого регистра микрокоманды, выход первой метки которого подключен к вторым входам первого и второго блоков элементов И, выход второй метки первого регистра микрокоманды соединен с третьим входом второго блока элементов И и вторым входом третьего блока элементов И, выход первого элемента И подключен к счетному ВХОДУ счетчик а адреса h управля

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (И) Ф(51) С 0 Г 9 22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВ /

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

По ДЕЛАМ ИЗОТ-=ТЕНИЙ И ОТН1 ЫТИЙ (21) 3549923/24-24 (22) 08.02.83 (46) 15.06.85. Бюл. и .22 (72) В.С.Харченко, А.В.Бурда, В.А.Мельников, Г.Н.Тимонькин и С.Н.Ткаченко (53) 681.325(088 ° 8) (56) Авторское свидетельство СССР

У 746517, кл. С 06 Р 9/22, 1980.

Авторское свидетельство СССР

У 561964, кл. G 06 F 9/22, 1976.

Авторское свидетельство СССР

Ф 608159, кл. G 06 F 9/22, 1978.

Авторское свидетельство СССР ,1(913379, кл. С 06 F 9/22, 1980. (54) (57) МИКРОПРОГРАММНОЕ УСТРОЙСТВО

УПРАВЛЕНИЯ, содержащее три блока памяти, два регистра адреса, три регистра микрокоманды, первый блок коммута горов, дешифратор, блок дешифраторов микроопераций, четыре блока элементов ИЛИ, три блока элементов И, четыре элемента ИЛИ .и блок управления, включающий элемент И, счетчик и элемент ИЛИ, вход и выход которого соединены соответственно с прямым выходом счетчика и первым входом элемента И, выход которого подключен к счетному входу счетчика, информационный выход которого соединен с входом дешифратора, выходы первого, второго и т тьего блоков памяти подключены к информационным входам соответственно первого, второго и . третьего регистров микрокоманды, первый адресный выход, первый операционный выход, второй адресньгй выход и второй операционный выход третьего регистра микрокоманды соединены соответственно .с первым, вторым, третьиь. и четвертым информационными входами первого блока коммутаторов, первый вход первого блока элементов

HJlll подключен к адресному входу устройства, а вход и выход блока дешифраторов микроопераций соединены соответственно с выходом второго блока элементов ИЛИ и в1 ходом устройства, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия, оно содержит счетчик адреса, второй блок коммутаторов, три элемента И, пятый элемент ИЛИ, элемент задержки, генератор тактовых импульсов и два одновибратора, выходы которых подключены к управляющим входам соответственно первого и третьего блоков памяти, выходы первого и второго регистров адреса и счетчика адреса соединены с адресными входами .соответственно первого, третьего и второго блоков памяти, второй, третий и четвертый входы и выход первого блока элементов ИЛИ подключены соответственно к адресному выходу первого регистра микрокоманды, первым адресным выходам первого и второго блоков коммутаторов и входу первого регистра адреса, первые входы первого, второго .и третьего блоков элементов И соединены с дополнительным адресным выходом первого регистра микрокоманды, выход первой метки которого подключен к вторым входам первого и второго блоков элементов И, выход второй метки первого регистра микрокоманды соединен с третьим входом второго блока элементов И и вторым входом третьего блока элементов И, выход первого элемента И подключен к счетному входу счетчика адреса и управля1161941 кицему входу второго блока памяти, выход генератора тактовых импульсов ,соединен с первым входом первого элемента И и вторым входом элемента И блока управления, выход элемента ИЛИ которого подключен к второму входу первого элемента И, первым входам второго и третьего элементов И, выходы третьего, четвертого и пятого блоков элементов ИЛИ соединены соответственно с входом второго регистра адреса, информационным входом счетчика адреса и информационным входом счетчика блока управления, выходы первого, второго, третьего, четвертого и пятого элементов ИЛИ подключены соответственно к входу первого одновибратора, входу элемента задержки, входу второго одновибратора, первому входу третьего элемента ИЛИ и первому входу первого элемента ИЛИ, второй, третий и четвертый входы которого соединены соответственно с входом пуска устройства, выходом второго элемента И и выходом третьей метки первого регистра микрокоманды, вход сброса которого подключен к выходу элемента задержки, первый и второй входы второго элемента ИЛИ соединены соответственно с выходом первой метки первого регистра микрокоманды и выходом элемента ИЛИ блока управления, первый и второй входы четвертого блока элементов ИЛИ подключены соответственно к выходу второго блока элементов И и второму адресному выходу первого блока коммутаторов, третий адресный выход которого соединен с первым входом третьего блока элементов ИЛИ, второй и третий входы которого подключены соответственно к выходу первого блока элементов И и второму адресному выходу второго блока. коммутаторов, первый, второй и третий входы второго блока элементов ИЛИ соединены соответИзобретение относится к вычисли,тельной технике и автоматике и может быть использовано .при построении микропрограммных устройств и систем повышенного быстродействия. ственно с информационными выходами первого и второго блоков коммутаторов и первого регистра микрокоманды, второй ж третий входы третьего элемента

ИЛИ подключены соответственно к выходу третьего элемента И и выходу первой метки первого регистра микрокоманды, первый и второй информационные .входы, первый, второй и третий управляющие входы второго блока коммутаторов соединены соответственно с адресным и информационным выходами второго регистра микрокоманды, выходом дешифратора, выходами первой и второй метки второго регистра микрокоманды, кроме того, вторые входы второго и третьего элементов И подключены к выходу второй метки второго регистра микрокоманды, первый и второи входы пятого блока элементов И соединены соответственно с информационным выходом первого блока коммутаторов и выходом третьего блока элементов И, пятый и шестой информационные входы, первый, второй, третий, четвертый и пятый управляющие входы первого блока коммутаторов подключены соответственно к первому дополнительному и второму дополнительному адресным выходам, выходу первой метки, выходу второй метки, дополнительному выходу первой метки, дополнительному выходу второй метки третьего регистра микрокоманды и входу логических условий устройства, первый и второй входы четвертого элемента ИЛИ соединены соответственно с выходом первой метки и дополнительным выходом первой метки третьего регистра микрокоманды, а первый и второй входы пятого элемента ИЛИ подключены соответственно к выходу второй метки и дополнительному выходу второй метки третьего регистра микрокоманды.

Цель изобретения — увеличение быстродействия устройства.

На фиг. i представлена функци. ональная схема предлагаемого микро-

S программного устройства управления;

3 1161941 4

57. 1, третьим 57.2, вторым 58. 1, четвертым 58.2 и пятым 59 управляющими входами, первый адресный выход .

60, второй адресный выход 61, числовой выход 62, операционный выход 63, третий адресный выход 64, информационный вход 65 блока управления, управляющий вход 66 блока управления, блок 67 управления, управляющий 68 и информационный 69 выходы на фиг. 2 — функциональная схема второго блока коммутаторов; на фиг. 3функциональная схема первого блока коммутаторов; на фиг. 4 — функциональная схема блока управления; на фиг. 5 — функциональная схема блока дешифраторов микроопераций; на фиг. 6форматы микрокоманд первого, второго и третьего блоков памяти; на фиг. 7 — фрагмент выполняемой микро- 1О программы; на фиг. 8 — временные блока 67 управления, дешифратор 70, втодиаграммы работы блоков памяти для рой элемент И 71, третий элемент И 72, изображенного на фиг. 7 фрагмента второй блок 73 элементов ИЛИ, блок микропрограммы. 74 дешифраторов микроопераций и ! микропрограммное устройство управ- 15 в |ход 5 УстРоиства. ения (фиг. 1) имеет адресный вход 1, Второй блок 44 коммутаторов вход 2 пуска и содержит первый блок (фиг, 2) содеРжит пеРвый 76.1-76.п элементов ИЛИ первый элемент ИЛИ 4 втор"и 77.1-77.п, третий 78. t-78.h, четвертый блок 5 элементов ИЛИ, гене. — Узлы элементов И, гРУппУ Узлов элератор 6 тактовых импульсов, первый 20 ментов И 79.1-79. h узел элементов

ИЛИ 80. 1-80. n . элемент И 7, третий блок 8 элементов тор 11, счетчик 12 адреса, второй второй 82. 1-82. р узлы элементов И, пер- . вый узел элементов ИЛИ 83. 1-83.п, третий регистр 13 адреса, второй одновибра84.1-84.n,÷åòâåðòûé 85.1-85.n,ïÿòûé тор 14, первый 15, второй 16 и третий

17 блоки памяти, второй элемент ИЛИ

86.1-8б.п шестой 87.1-87.п седьмой элементов И, второй 90.1-90.п формационный регистр 20 с адресным орой 9 .1 90.п, девятый 91.1-91.п, третий 92.1-92.п дополнительным адресным 22, опе- ЗО четвертый 93. 1-93. и узлы элементов .Рационным 23 полями, с полями первой, второй и третьей меток 24, 25 и 26

ИЛИ десятый зел 94.|-94.п эле (фиг. ба), второй информационный тов И и пятый 95.1-95.п

ый 95.1-95.п узел элементов ИЛИ. регистр 27 с адресным 28, операционными 29. 1-29.п полями и полями пер- 35 УпРавлениЯ (иг. ) сойеР"

Блок 67 п авления (фиг 4) вой и второй меток 30 и 31 (фиг.ág) жит элемент И 96, двоичный счетчик третий информационный регистр 32

97 и элемент ИЛИ 98 ° и двумя адресными 33.1 и 33.2, двумя лок деш"фраторов микроопеРадополнительнь,, .„Ресн. и 34.1 и ции (фиг: 5) содер т це ФРатоРЬ|

34 ° 2, двумя операционными 35. 1 и 4||

35.2 полями, двумя полями первой а фиг.. использованы следующие метки 36.1 и 36,2 и двумя полями . обозначения: А- адресная часть; второй метки 37.1 и 37.2, первый 38 (, — дополнительнаЯ адреснаЯ второй 39 и третий 40 блоки элемен- или код количества операционтов И, четвертый 41 и пятый 42 45 х "астей; Я вЂ” операционная часть; элементы ИЛИ, пятый блок 43 элемен- (Q ) адРесно-опеРационнаЯ часть тов И, второй блок 44 коммутаторов с первым управляющим входом 45, первым управляющим входом 46, вторым инфорсоответственно первая третья метки. ,мационным входом 47.1-47.п вторым управляющим входом 48, третьим управ- На фиг. 7 использованы обозначеляющим входом 49, с первым адресным ния: А; — адреса одиночных микровыходом 50, операционным выходом.51, команд1 А — адреса участков опера} вторым адресным выходом 52 блока 44, ционных последовательностей; А

fA первый блок 53 коммутаторов с первым >5 адреса микрокоманд, следующие за

54.1, третьим 54.2, пятым 55.1, ветвлениями в микропрограммах; шестым 55.2, вторым 56.1, четвертым Я вЂ” операционные части .микрокоманд

У

56.2 информационными входами, первым Я »- операционные части последова1161941 тельностей микропрограммы; ю, и

1 — количество операционных частей, которые считываются из соответствующей операционной последовательности; .//- количество операционных частей, 1 которое необходимо считать из операционной последовательности, x — логические условия.

На фиг. 8 показаны временные диаграммы работы блоков памяти для фрагмента микропрограммы, представленной на фиг. 7, при различных реализациях логических условий.

Микропрограммное устройство управления (фиг. 1) работает следующим 15 образом.

В исходном положении элементы памяти устройства находятся в нулевом состоянии. Предположим, что выполняется микропрограмма, фрагмент 20 которой представлен на фиг. 7. Микропрограммное устройство управления выполняет одиночные Микрокоманды (режим 1), операционные последовательности микрокоманд (режим 2) и 25 микрокоманды, следующие после микрокоманд ветвления (режим 3). Адрес первой микрокоманды с входа 1 через блок 3 подается на информационный вход регистра 10 одновременно с зо записью адреса, по которому неОбходимо считать микрокоманду из блока 15. с входа 2 пуска устройства через элемент 4 поступает на вход одновибратора 11 сигнал о начале работы устрой- ства. Одновибрагор 11 формирует импульс считывания, по которому считывается одиночная микрокоманда из блока 15 в регистр 20.

При записи одиночной микрокоманды 4р из блока 15 в поле 21 регистра 20 записывается адрес очередной микрокоманДы (фиг. 6а), в поле 22 " адрес следующей микрокоманды, в поле 23— операционная часть одиночной микро" 4> команды. В поле метки 24 записывается признак oL который определяется следующим образом:

1, если в.поле 22 записан б адрес микрокоманды, следу- 5» ющей эа ветвлением; е О, если в поле 22 записан адрес операционной последоватаР ьности или выполняются одиночные микрокоманды5

В поле метки 25 регистра 20 записывается признак р, который определяется следующим образом:

1, если в поле 22 записано количество t4 операционных частей последовательности;

Π— в остальных случаях.

В поле метки 26 регистра 26 записывается признак, который определяется следукнцим образом

1, если в поле 21 записан адрес одиночной микрокоманды, 0 в остальных случаях.

Операционная часть Я поступившей одиночной микрокоманды с выхода 23 регистра 20 через блок 23 поступает на вход блока 74 и с его выходов на выход 75 устройства. Ацресная часть формируется в зависимости от того, из какого блока памяти необходимо считать информацию в следующем микротакте работы устройства, т.е. определяется выполняемой. микропрограммой.

Если после выполнения одиночной г-.икрокоманды выполняется также одиночная микрокоманда, то адрес очередной микрокоманды из поля 21 регистра 20 через блок 3 заносится в регистр 10.

Одновременно с этим в поле метки 26 формируется признак -т= 1. Этот признак — метка поступает через эле-. мент 4 на вход одновибратора 11, который формирует с задержкой Импульс считывания информации из,блока 15 по адресу, записанному в регистре 10.

Задержка формирования импульса считывания на выходе одновибратора необходима для того, чтобы сформировать импульс считывания раньше, чем будет сформирован адрес очередной одиночной микрокоманды в регистре 10. Аналогичным образом проходит функционирование устройства

B режиме выдаяи одиноких микрокоманд.

В последней одиночной микрокоманде в поле метки 24 записывается признак о = 1, который через элементы 18 и

19 поступает на вход установки в

"0" регистра 20 и приводит его в исходное состояние.

Если в процессе выполнения одиночных микрокоманд необходимо перейти к выполнению операционной последовательности микрокоманд, то за микрокоманду до перехода к выполнению нового режима работы в поле 22 пер-! вого информационного регистра заносится адрес операционной последовательности. Так как в поле метки 24 признак о = О, а.в поле метки 25 признак = О, то эти признаки, пос1161941 "8 тупая на соответствующие входы блока

39, разрешают перезапись информации из поля 22 регистра 20 через блок 5 на информационный вход счетчика 12.

В очередной (предпоследней) одиночной микрокоманде s поле 22 регистра

20 записывается количество частей М операционной последовательности микрокоманд по сформированному адресу из блока 16. В поле метки 25 записан Ц> признак 3- =1, который, поступая на второй вход блока 40, разрешает перезапись информации из поля 22 через блок 43 и вход 65 блока 67 на входы счетчика 9? (фиг, 4). 15

После записи кода числа операционных последовательностей в счетчик 97 блока 67 его.состояние отлично от нулевого, и на выходе элемента 98 появляется сигнал, логической "1". 20

Этот сигнал разрешает прохождение тактовых импульсов с выхода генератора 6 через элемент 96 на счетный вход счетчика 97. Кроме того сигнал с выхода 68 блока 67 через элементы 25

18 и 19 обнуляет регистр 20, а также через элемент 7 разрешает прохождение тактовых импульсов с выхода генератора 6 на выборку информации из блока 16. 30

Импульс считывания информации поступает на управляющий вход блока

t6 и производит выборку по адресу, заданному в счетчике 12. Этот же импульс изменяет адрес в .счетчике 12 З> при считывании операционных частей.

Из блока 16 операционные части считываются в регистр 27. В поле 28 регистра 27 в зависимости от кода микропрограммы находится или адрес 40 одиночной мнкрокоманды, или адрес микрокоманды, следующей после ветвления, который поступает на вход

46 блока 44. Адрес очередной микрокоманфы (или одиночной, или микроко- 4> манды, следующий после ветвления)

-,с входа 46 блока 44 поступает на выход 50 или 52 в зависимости от признаков первой и второй меток соответственно в полях 30 и 31 регистра 27. KO

Если в поле 28 находится адрес одиночной микрокоманды, то он с входа

46 блока 44 (фиг. 2) через блок 77.177.п с выхода 50 через блок 3 поступает в регистр 10. Если в поле 28 55 записан адрес микрокоманды, следующей за ветвлением, то данный адрес с входа 46 блока 44 через блок 76.1-76.ti. с выхода 52 через блок 8 поступает в регистр 13.

Операционные части полей 29. 1-29.й регистра 27 поступают на входы 47.147.п блока 44. Операционная последовательность через группу узлов

79.1-70.п и группу узлов 80.1-80.п поступает на выход 51 и через блоки

73 и 74 — на выход 75 устройства. Пос= ле выдачи на выход 75 устройства количества операционных частей f4 заданного в счетчике 97 блока 67 (фиг. 4), на выходе 68 присутствует сигнал логического "0". Этот сигнал запрещает прохождение тактовых импульсов с генератора 6 через элемент

7 для считывания информации из блока

16. В зависимости от признака, находящегося в поле метки 31, открывается элемент 71 или 72 (определяется видом очередной микрокоманды).

Если очередная микрокоманда является одиночной то метка поля 30, равная единице, через элементы 71 и 4 поступает на одновибратор 11 и начинается работа устройства в режиме выдачи одиночных микрокоманд указанным образом. Если очередная микрокоманда является микрокомандой, следующей за ветвлением, то метка поля 30, равная нулю, через элементы

72 и 9 поступает на одновибратор 14 и устройство переходит в режим выдачи микрокоманд, следующих после ветвлений.

Если при выполнении микропрограммы устройству - после выполнения отдель" ных микрокоманд необходимо перейти к выполнению микрокоманде, следующих после ветвлений, то в ноле 22 предпоследней одиночной микрокоманды записывается адрес пары микрокоманд, выполняемых после ветвления. Метка поля

24 регистра 20, равная единице, открывает блок 38 и адрес через блок 8 поступает в регистр 13. Кроме того, метка поля 24 регистра 20 через элемент 9 поступает на одновибратор 14.

Одновибратор 14 формирует импульс на считывание двух микрокоманд, следящих эа ветвлением, блока 17 в регистр 32. Таким образом, одновременно с выполнением микрокоманды ветвления в регистр 32 из блока 17 записываются микрокоманды, следящие за микрокомандой ветвления, т,е. проходит опережающее считывание микрокоманд, поэтому после выполнения микрокоман-

10 одиночных микрокоманд к выполнению операционных последовательностей.

Если очередная микрокоманда представляет собой микрокоманду, следующую за ветвлением, то в этом случае из поля 33.1 или 33.2 на входы

54,1 или 54,2 блока 53 проходит код адреса микрокоманды, следующей после ветвления. Этот адрес с выхода

10 64 через блок 8 заносится в регистр

13. Одновременно с этим метка из поля 36.1 или 36.2 через элемент 41 и элемент 9 поступает на одновибратор 14. Операционные части в завиf5 симости от выполнения логического условия из поля 35.1 или 35.2 регистра 32 поступают на вход 56.1 или

56.2 блока 53 и с выхода 63 через блоки 73 и 74 поступают на выход

20 75 устройства. Далее работа устройства продолжается аналогичным образом.

Предлагаемое устройство управления обладает повышенным быстродействием

25 благодаря опережающему считыванию микрокоманд различных типов и может найти применение при построении высокопроизводительных устройств и систем управления.

9 1161941 ды ветвления нет необходимости осуществлять выборку той или иной микрокоманды в зависимости от выполнения логического условия. Переход к выполнению очередной микрокоманды определяется кодом выполненного логического условия, псступивщего с входа 59 блока 53.

Если очередная микрокоманда является одиночной, то адрес поля

33.1 или 33.2 регистра, 32 с выхода

60 блока 53 через блок 3 поступает в регистр 10. Одновременно местка поля 37,1 или 37.2, равная единице, через элементы 42 и 4 поступает на одновибратор 11 и устройство продолжает работу по выдаче одиночных микрокоманд.

Если необходимо выполнить операционную последовательность, то адрес поля 33.1 или 33.2 с выхода 61 блока

53 через блок 5 заносится в,счетчик 12, Количество операционных последовательностей в поле 34.1 или

34.2 с выхода 62 блока 53 через блок

43 записыьается в счетчик 97 блока 67.

В этом случае работа устройства происходит аналогично, случаю, рассмотренному при переходе от выполнения

1161941

1161941

1 1.61941

1161941

Фиг. 7

1161941

l(1!

1! 1! !

I I (1 II г

I( и !

Н !! 1 + !

It tt lt Il tl }} (!

1 1 !1 1! (! l}!

7 (1 (! l (1 l((I

1(1!

Il (!

II д) Ху f Х =О (l

1Г (}

6

11 1! !! !! (!

tI

17 (г) Х1=0, Хг=О

Составитель Г. Виталиев

Редактор.Л. Алексеенко Техред Л.Мартяшова Корректор0. Тимор

Заказ 3969/50

Тираж 710

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

II

1 ar1l 1!

Il 1! (I

}! lt 1

}Ч lt

II ((I! I I (I (l I I!!»

} !! ((! Il

I I I I

Микропрограммное устройство управления Микропрограммное устройство управления Микропрограммное устройство управления Микропрограммное устройство управления Микропрограммное устройство управления Микропрограммное устройство управления Микропрограммное устройство управления Микропрограммное устройство управления Микропрограммное устройство управления Микропрограммное устройство управления Микропрограммное устройство управления 

 

Похожие патенты:

Изобретение относится к области цифровой вычислительной техники, применяется при построении алгоритмически распределенных устройств (систем) микропрограммного управления вычислительных и управляющих систем высокой производительности

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении алгоритмически распределенных устройств микропрограммного управления вычислительных и управляющих систем высокой производительности, реализующих параллельные алгоритмы обработки информации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении распределенных систем программного управления, а также подсистем логического управления многоуровневых АСУ

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем управления технологическими процессами

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем управления технологическими процессами

Изобретение относится к автоматике и цифровой вычислительной технике и может найти применение при построении управляющих и вычислительных систем высокой производительности, а также подсистем логического управления многоуровневых иерархических автоматизированных систем управления

Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при построении алгоритмически распределенных устройств микропрограммного управления вычислительных и управляющих систем высокой производительности, проектируемых на базе однотипных БИС (СБИС) и реализующих параллельные алгоритмы обработки информации

Изобретение относится к автоматике и вычислительной технике, предназначено для выполнения требуемых функций программного управления с автоматическим перезапуском при «зависании» прикладной программы и автоматическим переходом в режим сохранения оперативной информации с помощью резервного источника напряжения питания при отключении или аварии основного источника напряжения питания и может быть использовано, например, в качестве ядра микроконтроллерной или микропроцессорной системы (М-системы) обработки информации и управления в реальном времени с поддержкой режима аппаратного сторожевого таймера для перезапуска при «зависании» прикладной программы М-системы, проектируемой с учетом следующих основных принципов [1]: программного управления, магистрального обмена информацией, модульного построения и наращивания вычислительной мощности

Микропрограммное устройство управления

Наверх