Делитель частоты

 

ДЕЛИТЕЛЬ ЧАСТОТЫ, -содержащий последовательно соединенные цифроаналрговый преобразователь и фильтр, выход которого является выходом устройства, а также накопительный регистр, тактовый вход .которого является тактовым входом устройства, входы -задания соответственно емкости регистра и дискретности приращения выходного числа являются первым и вторым информационными входами устройства о т л ичающийся тем, что, с целью уменьшения паразитной фазовой моду ляции выходного сигналаJ в него введены мультиплексор и преобразователь кода, выход которого соединен с.первым входом мультиплексора, выход которого соединен с входом цифроаналогового преобразователя, второй вход - с выходом накопительного регистра и первым входом лреобразователя кода, второй вход которого соединен с первым информационным входом устройства, а также счетный триггер, вход которого,соединен с (Л выходом переполнения накопительного регистра, а выход - со входом управления мультиплексора.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

4(51) Н 03 В 19/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3656540/-24-21 .(22) 28. 10. 83 (46) 15. 06. 85. Бюп. Р 22 (72) В.И. Козлов .(53) 621.374.4(088.8) (56). 1. Патент США Р 3641442, кл. Н 03 В 19/00, 1972.

2, Авторское свидетельство СССР 894854, кл. Н 03 К 9/04, .1980 (прототип). (54) (57) ДЕЛИТЕЛЬ ЧАСТОТЫ, .содержащий последовательно соединенные цифроаналоговый преобразователь и фильтр, выход которого является выходом устройства, а также накопительный регистр, тактовый вход ,которого является тактовым входом устройства, входы задания соответственно емкости регистра и дискрет„„SU„„ДЯ01Я A ности приращения выходного числа являются первым и вторым информационными входами устройства о т л ич а ю шийся тем, что, с целью уменьшения паразитной фазовой модуляции выходного сигнала, в него введены мультиплексор и преобразователь кода, выход которого соединен с.первым входом мультиплексора, выход которого соединен с входом цифроаналогового преобразоватеЛя, второй вход — с выходом накопительного регистра и первым входом преобразователя кода, второй вход которого соединен с первым информационным, входом устройства, а также счетный триггер, вход которого. соединен.с выходом переполнения накопительного регистра, а выход - со входом управления мультиплексора.

1162014

Изобретение относится к радиотехнике и может быть использовано в приемопередающих и измерительных системах, например, при построении синтезаторов частот. 5

Известно устройство, в котором функции делителя частоты выполняет накопительный регистр, коэффициент деления которого равен N=q/а, где .

q — - емкость регистра, а — число на входе регистра (1j .

Выходным сигналом такого делителя является последовательность импульсов переполнения регистра, период следования которых при некратных числах 15 а и q непостоянен, что вызывает так называемые помехи дробности.

Наиболее близким к предлагаемому является делитель частоты, содержащий последовательно соединенные циф- 20 роаналоговый преобразователь, фильтр, а также накопительный регистр, тактовый вход которого является тактовым входом устройства, входы задания соответственно емкости регистра и 25 дискретности приращения выходных чисел являются первым и вторым информационными входами устройства (2j .

Недостатком устройства является то, что, выполняя роль делителя 30 частоты со средним коэффициентом деления N=q/à, оно имеет высокий уровень амплитудной и фазовой модуляции выходного сигнала при малых дробных значениях N.

Цель изобретения — уменьшейие паразитной фазовой модуляции выходного сигнала.

Поставленная цель достигается тем, что в делитель частоты, содержа-10 щий последовательно соединенные цифроаналоговый преобразователь и фильтр, выход которого является выходом устройства, а также накопительный регистр, тактовый вход которого явля- ется тактовым входом устройства, входы задания соответственно емкости регистра и дискретности приращения выходного числа являются первым и вторым информационными входами устройства, введены мультиплексор и преобразователь кода, выход которого соединен с первым входом мультиплексора, выход которого соединен с входом цифроаналогового преобразователя, второй вход — с выходом накопительного регистра и первым входом преобразователя кода, второй вход которого соединен с первым информационным .входом устройства, а также счетный триггер, вход которого соединен с выходом переполнения накопительного регистра, а выход— с входом управления мультиплексора.

На фиг. 1 приведена структурная схема предлагаемого делителя частоты; на.фиг. 2 — временная диаграмма его работы; на фиг. 3 — временная диаграмма работы прототипа; .на фиг. 4 " диаграмма формирования выходного напряжения цифроаналогового преобразователя (ЦАП); на фиг, 5 — вариант выполнения накопительного регистра.

Делитель частоты содержит последовательно соединенные ЦАП 1 и фильтр

2, а также накопительный регистр 3, тактовый вход которого является тактовым входом устройства, входы задания соответственно емкости регистра и дискретности приращения выходного числа являются первым и вторым информационными входами устройства, мультиплексор 4 и преобразователь 5 кода, выход которого соединен с первым входом мультиплексора 4, выход которого соединен с входом ЦАП 1, второй вход — с выходом накопительного регистра 3 и первым входом преобразователя 5 кода, второй вход которого соединен с первым информационным входом устройства, а,также счетный триггер 6, выход которого соЕдинен с входом переполнения накопительного регистра 3, а выход — с входом -управления мультиплексора 4. ,Целитель частоты работает следующим образом, Под действием тактовых импульсов

g (t) содержимое накопительного регистра 3, имеющего в общем случае переменную емкость q изменяется на величину а. Числа q и а задаются соответственно .на первом и втором информационных входах устройства.

Формируемая регистром 3 ступенчатая числовая функция a(t) поступает на второй вход мультиплексора 4. На первый вход мультиплексора 4 функция

a(t) поступает через преобразователь

5 кода, формирующий дополнительный код а (t)=q-a(t). Триггер 6 переключается импульсами переполнения 5 (t) накопительного регистра 3, в результате чего на выходах мультиплексора

4 и ЦАП 1 образуются соответственно числовая g(t) и аналоговая G(t) 1162014 функции (фиг. 2), представляющие собой чередование восходящих и нисходящих участков, сопрягающихся друг с другом таким образом, что среднее значение С (t) функции G(B), выделя- 5 емые фильтром 2, является периодической функцией с частотой f в

=f a/2q. Коэффициент деления устройства, таким образом, равен

N = 2q/а.

Сопряжение участков функции g>(t) подробно представлено на фиг. 4, Линейные участки (восходящие и нисходящие) функции g>(t) проходят через. середины ступенек процесса 15

g(t), Они пересекаются при значениях ординат, равных О и q где q — емкость накопительного регистра 3, При этом функция ga(t) оказывается периодической с периодом Т =2 1Т /а. 20

Докажем отмеченные свойства функции g (t), для чего воспользуемся фиг. 4, где обозначены а<, ..., а, значения функции a(t) перед переполнением накопительного регистра 3;

3 а <, ..., B a — значения a(t)

tl

I после переполнения а<. ап дополнения функции a(t) до емкости

q перед переполнением;

ht — интервалы времени между момен- 30

П тами пересечения восходящей ветвью оси абсцисс или же пересечения ею уровня q и моментами переполнения регистра 3; ht ..., gt< — то же, но для нисходящей ветви. 35

Исходя иэ принципа работы накопи тельного регистра 3 можно записать равенство а„+а-<1.=5a„. Учитывая, что а =q-а находим а =а-Ea . Воспользои» и вавшись уравнением прямой g (t)Wt, 40 где Ф =1а/Т> соответственно для восходящих и нисходящих участков, получим

< ««n=(Sc< -а )21Т6!а, т.е. точки пересечения участков нахо-45 дятся на уровне О и q.

Протяженность t< восходящего участка можно определить из уравнения

g (t <)-g (о)=q откуда следует, что

t<=qT (t,) отличается лишь знаком, то протяженность участка — и, следовательно, период треугольной функции g>(t) равен

ТВ= << з «2с Т (о, 55

На фиг. 4 принято q = 16, а = 5.

Из сравнения фиг. 2 и 3 следует, что в предлагаемом устройстве отсутствует паразитная модуляция выходного сигнала, присущая прототипу, и оно может использоваться в качестве синтезатора частот, шаг сетки которого равен hf = f

Пример выполнения накопительного регистра 3 с переменной емкостью приведен на фиг. 5.

Собственно. накопительный регистр представлен сумматором 7 и регистром

8, включенным последовательно через нормально включенный ключ 9. За счет действия обратной связи с выхода регистра 8 на один из входов сумматора 7 очередное значение а <(m) суммы а (t) записываемой в регистр 8, превышает значение а< (m-1) в предыдущем такте на величину а, т.е. а<(п<)=а<(т-1)+а, чем обеспечивается формирование ступенчатой функции a(t).

На втором, нормально закрытом входе ключа 9 присутствует функция а ()= а <(t) +q+1, получаемая при помощи сумматора 10. Для этого на входы последнего подают суммируемые числа, включая единицу на входе переноса (r=i).

Обратный код q снимают с элемента

НЕ 11.

Когда сумматор 10 переполняется, импульс переполнения Р(+) переводит ключ 9 в состояние, при котором на вход регистра 8 проходит функция а 2(t) значение которой в этот момент времени представляет собой остаток от переполнения сумматора 10. Далее сумматор выходит из состояния переполнения, ключ 9 возвращается в исходное состояние, и процесс формирования функции a(t) продолжается, начиная с остатка, точно так же, как это имеет место в обычном накопительном регистре, в котором выход сумматора 7 соединен непосредственно с входом регистра 8 и который имеет емкость о „=2, где и — число и разрядов. Сумматор 10 таким образом, препятствует переполнению сумматора 7.

Добавляемое в него число q+1 сверх переменного числа а 1(t) вызывает его переполнение на введенное число ранее, чем переполнился бы сумматор 7, и имеющий емкость q =2 . Учитывая, что я = ц „-ц-1, Результирующая емкость накопйтельного регистра равна

q„-(q+1) = q„- q„+q+1-1 = q.

Преобразователь 5 кода служит для получения кода а (t)=q-a(t) и

1162014

Фиг. 2 может быть выполнен на основе сумматора. На первый вход сумматора поступает число q, на второй — число a(t),,на вход. переноса сумматора подается единица. Учитывая, что а(С) = q-a(t)-1

Ь

Ф на выходе сумматора получаем:

q+a(t)+1-о „(переполнение сумматора)

=q+q à(t)-1+1-q q-a(t) a (t).

1162014 1162014 фиг. 4

1162014

Составитель С. Клевцов

Редактор Л. Алексеенко Техред O.Âàùèøèíà Корректор В. Синицкая

Заказ 3975/54

Тираж 872 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д., 4/5 филиал IIIIII "Патент", г. Ужгород, ул. Проектная, 4