Делитель частоты импульсов

 

ДЕЛИТЕЛЬ ЧАСТОТЫ ИМПУЛЬСОВ, содержащий счетчик импульсов, дешифратор , входы которого соединены с разрядными выходачи счетчика импульсов , коммутатор с двумя выходами , соответствующими выбранному и удвоенному коэффициентам деления, входы которого соединены с соответствующими выходами дешифратора, R5триггер , элемент ЗАПРЕТ, выход которого соединен с входом сброса счетчика импульсов, и входную и выходную шины, отличающийся тем, что, с целью повышения быстродействия , в него введены элемент ИПИ и счетный триггер, счетный вход которого соединен с входной щиной, прямой выход - с одним из входов дешифратора , а инверсный - со счетным входом счетчика импульсов и запрещающим входом элемента ЗАПРЕТ, управляющий вход которого соединен с выходом первого триггера, первый вход которого соединен с выходом Единида дешифратора, а второй - с выходом удвоенного коэффициента деления коммутатора и с первым входом элемента ИЛИ, второй вход которого соединен с выходом коэф4в1циента деления коммутатора, а выход - с выходной шиной.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (l9) (I!) 4(5!) H 03 К 23/00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ!

Э

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3671935/24-21 (22) 07.12.83 (46) 15.06.85. Бюл. В 22 ° (72) Ю.В.Смирнов (53) 621.374.32(088.8) (56) 1. Авторское свидетельство СССР

У 278761, кл. Н 03 К 23/ОО, 26.03.69.

2. Авторское свидетельство СССР

У 913602, кл. Н 03 К 23/04, 22.05.80 (прототип). (54)(57) ДЕЛИТЕЛЬ ЧАСТОТЫ ИМПУЛЬСОВ содержащий счетчик импульсов, дешифратор, входы которого соединены с раэрядными выходачи счетчика импульсов, коммутатор с двумя выходами, соответствующими выбранному и удвоенному коэффициентам деления, входы которого соединены с соответствующими выходами дешифратора, R5— триггер, элемент ЗАПРЕТ, выход которого соединен с входом сброса счетчика импульсов, и входную и выходную шины, отличающийся тем, что, с целью повышения быстродействия, в него введены элемент ИЛИ и счетный триггер, счетный вход которого соединен с входной шиной, прямой выход — с одним-из входов дешифратора, а инверсный — со счетным входом счетчика импульсов и запрещающим входом элемента ЗАПРЕТ, управляющий вход которого соединен с вы-. ходом первого триггера, первый вход которого соединен с выходом Едини- ца" дешифратора, а второй — с выходом удвоенного коэффициента деления коммутатора и с первым входом элемента ИЛИ, второй вход которого соединен с выходом коэффициента деления коммутатора, а выход — с выходной шиной.

1162037

Изобретение относится к импульс- ной технике и может быть использова- . но в цифровой измерительной аппаратуре, а также в устройствах автоматики и телемеханики. S

Известен делитель частоты импульсов, содержащий два счетчика импульсов кольцевого типа, дешифратор, коммутатор, устанавливающий коэффициент деления устройства, элемент. И 16 и блок сброса первого счетчика импульсов (1j .

Недостаток устройства — ограниченное быстродействие, определяемое типом используемых счетчиков. 15

Наиболее близким по те: нической сущности к данному является устройство, содержащее счетчик импульсов, дешифратор, входы которого соединены с разрядными выходами счетчика им- рп пульсов, коммутатор с двумя выходами, соответствующими выбранному и удвоенному коэффициентам деления, входы которого соединены с соответствующими выходами дешифратора, первый эле- 25 мент ЗАПРЕТ, выход которого соединен с входом сброса счетчика импульсов, первый триггер, первый вход которого соединен с шиной установки, выход — с первым входом первого эле- ЭО мента И, второй вход которого соединен с входной шиной, счетным входом счетчика импульсов и первым входом первого элемента ЗАПРЕТ, второй вход которого соединен с выходом коммута- 3 тора, соответствующим выбранному коэффициенту деления, с первым входом второго триггера и с первым входом второго элемента И, выход которого соединен с вторым входом первого триг-: 4,, гера, а второй вход — с выходом младшего разряда счетчика импульсов, выход коммутатора, соответствующий удвоенному значению коэффициента деления, соединен с первым входом второго элемента ЗАПРЕТ, второй вход которого соединен с выходом первого элемента И, а выход — с вторым входом второго триггера, первый и второй выходы которого соединены со- SO ответственно с первой и второй выходными шинами (21.

Недостаток устройства состоит в том, что его верхняя граничная частота значительно ниже максимальной 55 частоты переключения триггеров счетчика импульсов. Это обусловлено тем, что приведение устройства в исходное состояние перед очередным циклом деления происходит в паузе между К-м и К+1-м входными импульсами, в результате чего длительность переходных процессов при приведении устройства в исходное состояние определяет минимально возможную величину паузы между входными импульсами и, следовательно, ограничивает максимальную рабочую частоту делителя частоты импульсов.

Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, что в делитель частоты импульсов содержащий счетчик импульсов, дешифратор, входы которого соединены с разрядными выходами счетчика импульсов, коммутатор с двумя выходами, соответствующими выбранному и удвоенному коэффициентам деления, входы которого соединены с соответствующими выходами дешифратора, RB -триггер, элемент ЗАПРЕТ, выход которого соединен с входом сброеа счетчика импульсов, и входную и выходную шины, введены элемент ИЛИ и счетный триггер, счетный вход которого соединен с входной шиной, прямой выходс одним из входов дешифратора, а инверсный — со счетным входом счетчика импульсов и запрещающим входом элемента ЗАПРЕТ, управляющий вход которого соединен с выходом первого триггера, первый вход которого соединен с выходом "Единица" дешифратора, а второй — с выходом удвоенного коэффициента деления коммутатора и с первым входом элемента ИЛИ, второй вход которого соединен с выходом коэффициента деления коммутатора, а выход — с выходной шиной.

На чертеже приведена электрическая структурная схема устройства.

Делитель частоты импульсов содержит счетчик 1 импульсов, дешифратор

2, входы которого соединены с разрядными выходами счетчика 1 импульсов, коммутатор 3 с двумя выходами 3-1, 3-2, соответствующими выбранному и удвоенному коэффициентам деления, входы которого соединены с соответствующими выходами дешифратора 2, RS-триггер 4 ° элемент 5 ЗАПРЕТ, выход которого соединен с входом сброса счетчика 1 импульсов, входную шину

6, выходную шину 7, элемент 8 KIH, счетный триггер 9, счетный вход кото1162

С приходом 2К-го входного импульса сигнал единичного уровня появ- 45, ляется на выходе 3-2 коммутатора 3 и поступает через элемент 8 на шину

7,а также на второй вход триггера 4.

Триггер 4 переходит в единичное состояние, в результате чего на управ- 50 ляющий вход элемента 5 поступает сигнал единичного уровня. На запрещающем входе элемента 5, соединенном с инверсным выходом триггера 9 ° в это время присутствует сигнал еди- 55 ничного уровня, так как триггер 9 каждым четным входным импульсом устанавливается в нулевое состояние.

3 рого соединен с входной шиной 6, прямой выход — с одним из входов дешифратора 2, а инверсный — со счетным входом счетчика 1 импульсов и запрещающим входом элемента 5 ЗАПРЕТ, управляющий вход которого соединен с выходом первого триггера 4, первый вход которого соединен с выходом

"Единица" дешифратора 2, а второй— с выходом удвоенного коэффициента деления коммутатора и с первым входом элемента 8 ИЛИ, второй вход которого соединен с выходом коэффициента деления коммутатора 3, а выход — с выходной шиной 7. 15

Устройство работает следующим образом.

Предположим, что исходное состояние устройства соответствует нулевым состояниям триггера 4, счетчика щ

1 и триггера 9, выход 3-1 коммутатора 3 соединен с К-м выходом дешифратора 2, при этом обеспечивается заданный коэффициент К деления, а вы" ход 3-2 коммутатора 3 оказывается д соединенным с 2К-м выходом дешифратора 2.

Входные импульсы на шине 6 считываются триггером 4 и счетчиком 1, на соответствующих выходах дешифратора 2, соединенных с неподвижными контактами коммутатора 3, поочередно появляются импульсы единичного уровня.

I

С приходом К-ro входного импульса сигнал единичного уровня появляется на выходе 3-1 коммутатора 3 и через элемент S поступает на шину 7.

С приходом (К+1)-ro входного импульса сигнал на выходе коммутатора 40 становится равным нулю и, следовательно, заканчивается выходной импульс делителя частоты импульсов.

О37 4

С приходом (2К+1)-го входного импульса триггер 9 переходит в единичное состояние. При этом сигнал на выходе 3-2 коммутатора 3 становится равным нулю и, следовательно, заканчивается выходной импульс устройства.

Сигнал нулевого уровня с инверсного выхода триггера 9 поступает на запрещающий вход элемента 5, в результате чего на выходе этого элемента появляется сигнал единичного уровня, по которому счетчик 1 устанавливается в нулевое состояние.

Поскольку приведение счетчика импульсов в нулевое состояние происходит в интервале времени, когда триггер 9 находится в единичном состоянии, то после установки всех триг геров счетчика 1 в нулевое состояние на выходе "Единица" дешифратора 2 появляется сигнал единичного уровня.

Этот сигнал поступает на первый вход триггера 4 и переводит его в нулевое состояние. При переходе триггера 4 в нулевое состояние сигнал на управляющем входе элемента 5 становится равным нулю, в результате чего сигнал на выходе этого элемента также становится равным нулю, прекращается обнуление счетчика импульсов. Таким образом, приведение счетчика 1 в ну- . левое состояние происходит в начале оче" редного цикладеления послеподсчета первого в этом цикле входного импульса.

В дальнейшем работа делителя частоты импульсов повторяется.

Таким образом, введение в делитель частоты импульсов счетного триггера, работающего в режиме непрерывного двоичного счета, включенного между входной шиной и счетным входом счетчика импульсов, а также использова-, ние элемента ЗАПРЕТ для управления сбросом в нуль счетчика импульсов в зависимости от состояния этого триггера позволило расширить интервал времени, в течение которого может производиться сброс счетчика импульсов в нуль до величины, равной периоду следования входных импульсов.

При этом верхняя граничная частота работы устройства стала определяться практически быстродействием счетного триггера, включенного между входной шиной и счетным входом двоичного счетчика. Кроме того, в устройстве предусмотрен схемный контроль сброса счетчикаимпульсов в нуль,что позволяет исключить работу в цепях сброса .

11Ü2037

Составитель А.Соколов

Техред М.Гергель Корректор Г.Решетник

Редактор О.Колесникова

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Заказ 3976/55 Тираж 872 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5