Стабилизатор постоянного тока

 

CTABHJTliSATOP ПОСТОЯННОГО ТОКА, содержащий М-разрядный управляемый кодом по входным цепям цифроаналоговый преобразователь, выход которого подключен к инвертирующему входу буферного усилителя и через первый резистор - к выходу буферного усилителя, который через второй резистор подключен к инвертирующему входу суммирующего усилителя, соединенному через третий резистор с выходом усилителя обратной связи, а через четвертый резистор - с выходом усилителя мощности, вход котороге подключен к выходу суммирующего усилителя, и первым выводом пятого резистора, второй вывод которого соединен с выводом для подключения резистора нагрузки, свободным выводом подключенного к ишне нулевого потенциала, а через шестой резистор - с инвертирующим входом усилителя обратной и с первьм выводом седьмого резистора, второй выход которого подключен.к выходу усилителя обратной связи, при этом неинвертирующие входы всех усили1163314 А 4

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ()9) (! t) 4(si) С 05 F i /46

ОписАние изОБРетенип

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3666169/24-07 (22) 21 11.83 (46) 23.06.85. Бюл. И - 23 (72) В,А.Мичурин, А.Н.Бондаренко, А.В,Есаулов и В.M.Áàëàøåâè÷ (53) 621.316.722.1(088.8) (56) Стахов А.Ф. Автоматизированные измерительные комплексы. M., Энергоиздат, 1982, с, 344.

Аналоговые интегральные схемы.

Под ред. Коннели Дж. M.,"Ìèð", 1977, с. 344. (54)(57) СТАБИЛИЗАТОР ПОСТОЯННОГО

ТОКА, содержащий М-разрядный управляемый кодом по входным цепям цифроаналоговый преобразователь, выход которого подключен к инвертирующему входу буферного усилителя и через первый резистор — к выходу буферного усилителя, который через второй резистор подключен к инвертирующему входу суммирующего усилителя, соединенному через третий резистор с выходом усилителя обратной связи, а через четвертый резистор — с выходом усилителя мощности, вход кото- рого подключен к выходу суммирующего усилителя, и первым выводом пятого резистора, второй вывод которого соединен с выводом для подключения резистора нагрузки, свободным выводом подключенного к шине нулевого потенциала, а через шестой резистор - с инвертирующим входом усилителя обратной связи и с первым выводом седьмого резистора, второй выход которого подключен к выходу усилителя обратной связи, при этом неинвертирующие входы всех усилителей подключены к шине нулевого потенциала, отличающийся тем, что, с целью повьппения точности стабилизации и расширения диапазона регулирования тока, в него введены преобразователь двоичный код— двоично-десятичный, код, имеющий 11 выходов, элементы ИЛИ и три группы аналоговых ключей, число которых

M - 4 равно соответственно — — — дополни4 тельно до ближайшего целого числа, дешифратор, блок управления аналоговыми ключами и три группы резисторов, количество которых равно числу аналоговых ключей, причем входы преобразователя двоичный код — двоично-десятичный код от 1 до )! подключены к соответствующим входам управления цифроаналогового преобразователя от 1 до Й, входы преобразователя двоичного кода в двоично десятичный код от 1 до (М-4), за исключением четырех младших разрядов, и соответствующие представлению десятичного числа в двоично-десятичном коде объединены в P-группы по четыре разряда и группу старших (М-(4+

+Р4Д-разрядов и подключены по группам к входам соответствующих элементов

ИЛИ, выходы которых соединены с входами дешифратора, к выходам последнего подключены входы блока управления аналоговыми ключами, количество, которых равно числу элементов ИЛИ, входы управления соответствующих аналоговых ключей трех групп подключены к соответствующим входам блока управления, первые выводы первой группы резисторов подключены к инвертирующему входу буферного усилителя, их

1!63314

iH Ueb вторые выводы через соответствующие аналоговые ключи первой группы соединены с выходом буферного усилителя, первые выводы резисторов второй группы подключены к второму выводу пятого резистора, их вторые выводы через соответствующие аналоговые ключи второй группы соединены с выходом усилителя мощности, первые выводы третьей группы резисторов подключены к инвертирующему входу усилителя обратной связи, их вторые выводы через соответствующие, аналоговые ключи третьей группы соеИзобретение относится к электротехнике, в частности к стабилизированным источникам тока, управляемым кодом.

Цель изобретения — повышение точ-; 5 ности стабилизации и расширение диапазона регулирования тока.

На чертеже изображена функциональная схема стабилизатора постоянного тока. 10

Стабилизатор содержит цифроаналоговый преобразователь (UAII) 1, буферный усилитель (БУ) 2, первый резистор 3, первую группу дополнительно введенных резисторов 4 со своими клю .ами 5 коммутатора 6, второй резистор 7, суммирующий усилитель СУ

8, третий резистор 9, усилитель обратной связи (УОС ) 10, четвертый резистор ll, усилитель мощности (ум )

l2, пятый резистор 13, вторую группу дополнительно введенных резисторов 14 со своими ключами 15 коммутаторов, резистор 16 нагрузки, шестой резистор 17, седьмой резистор 18, третью группу дополнительно введенных резисторов 19 со своими ключами 20 коммутатора 6, а также дополнительно введенные преобразователь 21 двоичный код — двоично-десятичный код, элементы ИЛИ 22, дешифратор 23, На схеме так же изображены цифровые входы ЦАП 1 и преобразователя 21 (! — !1!, а также выходы преобразователя 21 (l — М ).

Устройство работает следующим образом. динены с выходом буферного усилителя, первые выводы резисторов второй группы подключены второму выводу. пятого резистора, их вторые вйводы через соответствующие аналоговые ключи второй группы соединены с выходом усилителя мощности, первые выводы третьей группы резисторов подключены к инвертирующему входу усилителя обратной связи, их вторые выводы через соответствующие аналоговые ключи третьей группы соединены с выходом усилителя обратной связи.

Сигналы кодовой комбинации, соответствующие заданному току, поступают на входы 24 ЦАП 1, который преобразует их в ток и выдает его на инвертирующий вход БУ 2, коэффициент усиления которого определяется величиной сопротивления отрицательной обратной связи БУ 2 (суммарным сопротивлением первого резистора 3 и подключаемыми параллельно ему дополнительными резисторами первой группы). Выходное напряжение БУ 2 через (масштабный резистор) второй резистор 7 поступает на вход СУ 8, который осуществляет сложение аналогового выходного напряжения от БУ 2 с падением напряжения на резисторе 16 нагрузки, которое через шестой резистор 17 поступает на инвертирующий вход УОС 10, усиливается ним с коэффициентом усиления, определяемым величиной сопротивления отрицательной обратной связи УОС 10 (суммарным сопротивлением седьмого резистора 18 и подключаемыми параллельно ему дополнительными резисторами третьей группы ) и подается через третий резистор 9 на инвертирующий вход

СУ 8, который управляя УМ 12, создает на его выходе напряжение U>b а ых следовательно, и в нагрузке ток, величина которого определяется из выражения

U ы»- значение выходного напряжения БУ 2;

11633! 4

R — суммарная величина сопротивления пятого резистора 13 и подключаемых па раллельно ему дополнительных резисторов второй

5 группы °

Сигналы кодовой комбинации, поступающие на вход ЦАП 1, поступают также на входы преобразователя 21, ко,торый преобразует двоичный код, обыч!

О но используемый для управления ЦАП 1, в двоично-десятичный.

Выходы преобразователя 21, сгруг; пированные в М групп (каждая груп— !

5 па может иметь кодовую комбинацию, соответствующую числам от 0 до 9).

Выходы каждой группы, за исключением первой, содержащей четыре младших разряда подключены к входам своУ

>{j их элементов ИЛИ 22.

При задании на.входах ЦАП 1 и преобразователя 21 кодовой комбинации, соответствующей значениям чисел от

0 до 9, появляются сигналы кодовойкомбинации (логической "1") на выходах первой группы преобразователя

21 (четырех младших разрядах ), а на всех остальных выходах присутствуют сигналы логического "0".

При задании на входах ЦАП I ко30 да, соответствующего числам от 0 до 99, от 0 до 999, от 0 до N,ïîÿâляются сигналы логической "!" соот= ветственно на входах первого, второго и M-ro элементах ИЛИ 22, подключенных соответственно к второй (5 и 8 разряды), третьей (9 — 12 разряды) и М-й группе выходов преобразователя 21, которые приводят к сраба тыванию элементов ИЛИ 22. Логические сигналы с элементов ИЛИ 22 преобразуются дешифратором 23 в сигналы переключения коммутатором 6 поддиапазонов работы от 1 до К устройства, опеределяемых допустимым динамическим диапазоном работы применяемых активных элементов. Это переключение синхронно осуществляется одним иэ ключей 5, 1 5 и 20 соответственно в первой, второй и третьей группах резисторов 4, 14 и 19.

Пусть при переходе на новый поддиапазон работы в К раз уменьшается выходной сигнал ЦАП 1. По командам блока 6 синхронно срабатывают соответствующие ключи 5, 1 5 и 20 в первой, второй и третьей группах резисторов 4, 14 и 19. При этом одновременно в Р раз увеличиваются коэффициенты усиления БУ 2 и суммарная величина пятого резистора 13, который ограничивает выходной ток

УМ 12, и в Р раз уменьшается коэффициент усиления УОС 10. Величина коэффициента Р определяется числом (g + II поддиапаэонов, на которое разбит весь диапазон работы устройства.

Таким образом, в предлагаемом устройстве при управлении током с помощью ЦАП 1 (кодом) устраняется ограничение на разрядность ЦАП вследствие того, что управляющий сигнал при разрядности больше 10 и работе в начале диапазона не соизмерим за счет перехода на соответствующий поддиапаэон работы с U<< и Щ„ /ЙТ операционного усилителя

/ что уменьшает погрешность задания тока и расширяет диапазон регулирования (разрядность ЦАП 1 ).

Дополнительное введение новых элементов позволяет уменьшить погрешность задания тока и расширить диайазон регулирования.

1163314.Составитель С.Ситко

Техред А.Бабинец

Редактор С,Саенко

Корректор С.Черни

Филиал ППП "Патент", г,Ужгород, ул.Проектная,4

Заказ 4102/47 Тираж 863 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5