Буферное запоминающее устройство

 

БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопитель, информационные выходы которого подключены к одним из входов регистров и селекторов, а адресные входы подключены к выходам счетчика адреса записи и счетчиков адреса считывания, счетчики слов и триггеры, выходы которых подключены соответственно к первым и вторым входам элементов И, блок приоритетов, первый вход которого является первым управляющим входом устройства , другие входы блока приоритетов подключены к выходам элементов И, третьи входы которых объединены и являются вторым управляющим входом устройства. входами обращения которого являются первые входы триггеров, вторые входы триггеров подключены к выходам селекторов и входам записи регистров, выходы которых являются выходами устройства, входы опроса селекторов соединены с первыми входами счетчиков адреса считывания и выходами блока приоритетов, отличающееся тем, что, с целью повыщения быстродействия устройства , в него введены дополнительные селекторы и элемент ИЛИ, выход которого подключен к управляющему входу накопителя и входу счетчика адреса записи, а входы - к выходам дополнительных селекторов, соединенных также с первыми входами счетчиков слов, вторые входы которых подклю-. чены к выходам селекторов, одни из входов дополнительных селекторов соответственно объединены и подключены к информацион (rt ным входам накопителя, входы опроса дополнительных селекторов подключены к первому выходу блока приоритетов, выходы счетчиков слов соединены соответственно с вторыми входами счетчиков адреса считывания , разрядные входы которых соответственно объединены и подключены к выходам счетчика адреса записи. Oi оо оо о

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3737432/24-24 (22) 03.05.84 (46) 23.06.85. Бюл. № 23 (72) С. С. Спиваков, В. С. Лупиков и В. В. Богданов (53) 681.327.6 (088.8) (56) Авторское свидетельство СССР № 888202, кл. G 1 1 С 9/00, 1981.

Авторское свидетельство СССР № 1075310, кл. G 11 С 9/00, 1984. (54) (57) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ

УСТРОЙСТВО, содержащее накопитель, информационные выходы которого подключены к одним из входов регистров и селекторов, а адресные входы подключены к выходам счетчика адреса записи и счетчиков адреса считывания, счетчики слов и триггеры, выходы которых подключены соответственно к первым и вторым входам элементов И, блок приоритетов, первый вход которого является первым управляющим входом устройства, другие входы блока приоритетов подключены к выходам элементов И, третьи входы которых объединены и являются вторым управляющим входом устройства,, SU„, 1163360 A

4Ю0 G!1 С9 00 входами обращения которого являются первые входы триггеров, вторые входы триггеров подключены к выходам селекторов и входам записи регистров, выходы которых являются выходами устройства, входы опроса селекторов соединены с первыми входами счетчиков адреса считывания и выходами блока приоритетов, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены дополнительные селекторы и элемент ИЛИ, выход которого подключен к управляющему входу накопителя и входу счетчика адреса записи, а входы— к выходам дополнительных селекторов, соединенных также с первыми входами счетчиков слов, вторые входы которых подклю-. чены к выходам селекторов, одни из входов дополнительных селекторов соответственно Pg объединены и иодключены к информеиионным входам накопителя, входы опроса дополнительных селекторов подключены к первому выходу блока приоритетов, выходы % счетчиков слов соединены соответственно с вторыми входами счетчиков адреса считывания, разрядные входы которых соответственно объединены и подключены к выходам счетчика адреса записи.

1163360

1

Изобретение о4носится к вычислительной технике и может быть использовано в запоминающих устройствах систем ввода информации многоканальных измерительных комплексов.

Цель изобретения — повышение быстродействия устройства.

На чертеже изображена функциональная схема предлагаемого устройства.

Устройство содержит накопитель 1, регистры 2, счетчик 3 адреса записи, счетчики 4 адреса считывания, блок 5 приоритетов, счетчики 6 слов, первые селекторы 7, триггеры 8, элементы И 9, вторые селекторы 10, элемент ИЛИ 11; первый 12 и второй

13 управляющие входы и входы 14 обращения. Число регистров 2, селекторов 7 и 10, триггеров 8, счетчиков 4 адреса считыванйя, счетчиков 6 слов, элементов И 9 соответствует числу внешних блоков обработки (не показаны), в которые выдается информация из буферного запоминающего устройства. В качестве селекторов могут быть использованы постоянные запоминающие устройства. Если в различных сеансах работы устройства характер распределения каналов по блокам обработки изменяется, то в качестве селекторов могут быть использованы микросхемы памяти (например, 134РУ2),* в которых записаны единицы по адресам, соответствующим выделяемым каналам, для данного выхода.

Устройство работает следующим образом.

В исходном состоянии триггеры 8 установлены в единичное состояние, счетчик 3, счетчики 4 и 6 обнулены (цепи установки не показаны) .

Принадлежность слова к соответствующему информационному каналу определяется по коду группы нескольких разрядов слова. Информационное слово поступает на входы накопителя 1 в сопровождении сигнала на входе 12. Формируемый на первом выходе блока 5 приоритетов сигнал поступает на входы опроса селекторов 10. Если слово этого информационного канала подлежит выдаче в соответствующие блоки обработки, на выходах соответствующих селекторов 10 формируются сигналы, поступающие на первые суммирующие входы соответствующих счетчиков 6 слов и входы элемента ИЛИ 11.

Сигнал с выхода элемента ИЛИ 11 обеспечивает подключение счетчика 3 адреса записи к адресным входам накопителя 1 и, поступая на управляющий вход которого, осуществляет запись входного слова, а затем по заднему фронту сигнала счетчик 3 адреса записи увеличивает свое значение. В это же время соответствующие счетчики 6 слов также увеличивают свои значения. При поступлении следующих информационных слов процесс повторяется. Таким образом, производится запись по возрастающим адресам, определяемым счетчиком 3 адреса

2 записи, а счетчики 6 слов принимают значения, соответствующие числу слов накопления для выдачи по каждому выходу.

Если какой-либо счетчик 6 слов равен нулю, т. е. в накопителе 1 нет информации, подлежащей выдаче по этому выходу, сигнал с выхода такого счетчика закрывает соответствующий элемент И 9 и разрешает перезапись значения счетчика 3-адреса записи в соответствующий счетчик 4 адреса считывания. Как только счетчик 6 слов становится не равным нулю, т. е. для данного выхода появляется информация в накопителе 1, перезапись значения счетчика 3 адреса записи в соответствующий счетчик 4 адреса считывания запрещается и его значение соответствует адресу, по которому в накопителе 1 хранится первое слово, подлежащее выдаче по данному выходу.

С выходом счетчиков 6 слов, не равных нулю, сигналы разрешения поступают на входы соответствующих элементов И 9, которые открыты единичными сигналами с триггеров 8. При появлении тактового сигнала на входе 13 с выходов соответствующих элементов И 9 сигналы поступают на входы блока 5 приоритетов, который выделяет из всех сигналов на его входах старший по приоритету и формирует сигнал на соответствующем ему выходе. При этом осуществляется подключение соответствующего счетчика 4 адреса считывания к адресным входам накопителя 1, считывание информационного слова и опрос соответствующего селектора 7, по сигналу на выходе которого счетчик 6 слов уменьшает содержимое на единицу. Производится запись считанного слова в регистр 2 и сброс триггера 8, который в результате этого закрывает соответствующий элемент И 9.

По заднему фронту сигнала на соответствующем выходе блока 5 приоритетов счетчик 4 адреса считывания увеличивает значение на единицу, принимая значение следующего адреса. Если очередное считывание из накопителя 1 не подлежит выдаче, на выходе опрашиваемого селектора 7 сигнал не формируется и по следующему сигналу на входе 13 процесс повторяется до тех пор, пока не будет считано слово, выделяемое опрашиваемым селектором 7, или же содержимое соответствующего из счетчиков .6 слов не станет равным нулю. Затем процесс повторяется для следующего по приоритету входа блока 5 приоритетов.

Запросы очередных информационных слов поступают асинхронно от блоков обработки по входам 14 и устанавливают в единицу соответствующие триггеры 8, открывая соответствующие им элементы И 9.

Предлагаемое устройство может осуществлять выдачу любых наперед заданных наборов информационных слов на каждый из блоков обработки по мере поступления от них запросов за информацией.

1163360

Редактор В. Петраш

3aказ 4107 50

Составитель С. Спиваков

Техред И. Верес Корректор А. Зимокосов

Тираж 584 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий! 13035, Москва, ж — 35, Раушская наб., д. 4/5

Филиал ППП «Патент>, г. Ужгород, ул. Проектная, 4

Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство 

 

Похожие патенты:

Изобретение относится к ПЗУ Х-конфигурации

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к устройству для создания отрицательного высокого напряжения, которое требуется, например, для программирования электрически стираемой программируемой постоянной флэш-памяти

Изобретение относится к схеме для генерации отрицательных напряжений с первым транзистором, первый вывод которого соединен с входным выводом схемы и второй вывод которого соединен с выходным выводом схемы и вывод затвора которого соединен через первый конденсатор с первым выводом тактового сигнала, со вторым транзистором, первый вывод которого соединен с выводом затвора первого транзистора, второй вывод которого соединен со вторым выводом первого транзистора и вывод затвора которого соединен с первым выводом первого транзистора и со вторым конденсатором, первый вывод которого соединен со вторым выводом первого транзистора, а второй вывод которого соединен со вторым выводом тактового сигнала, причем транзисторы являются МОП-транзисторами, выполненными, по меньшей мере, в одном тройном кармане (Triple Well)

Изобретение относится к средствам, обеспечивающим возможность адресации в устройстве, содержащем один или более объемных элементов

Изобретение относится к устройству хранения данных, к способу осуществления бездеструктивного считывания данных и способу придания поляризации парам субъячеек памяти

Изобретение относится к игровым системам и, в частности, к способам и средствам, позволяющим определять местоположение игрового устройства в казино

 

Наверх