Вычислительное устройство

 

ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее операционную матрицу вычислительных ячеек, группы элементов НЕ и управляющую матрицу вычислительных ячеек, выходы которой соединены с входаг и знака первой группы входов операционной матрицы вычислительных ячеек и с входами группы элементов НЕ, выходы KOTOIM IX соединены с входами знака второй группы входов операционной матрища вычислительных ячеек, входы задания начальных условий первой и второй групп входов которой соединены соответственно с входами задания начальных условий первой и второй групп входов устройства, а выходы - с выходами устройства, информационные входы первой и второй групп входов управляющей матрицы вычислительных ячеек соединены соответственно с, входами задания значений арктангенсов и с входами задания аргумента устройства, причем каждая вычислительная ячейка управлякщей матрицы выполнена в виде одноразрядного сумматора-вычитателя, - знаковьй вход вычислительной ячейки 1-й строки и j-ro столбца управляющей матрищ соединен со знаковым выходом вычислительной ячейки i-й строки и (j-l)-ro столбца управляющей матрицы: (i 1, п-1, j j+2, m, (Л где -n - число шагов итераций, m разрядность устройства), вхоД слагаемого-вычитаемого каждой вычислительной ячейки управляющей матрицы соединен с соответствукицим информационным входом первой группы входов управляющей матрицы, вход слагаемого вычислительной ячейки К-и строки и -го столбца управляищей матрицы 9) 4 Ki соединен с выходом суммы вычислительной ячейки (К-1)-й ст)оки и 1-го столбца управляющей матрицы (К 2, п-1, г 1+1, т).

СОК)З СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (51) G 06 F 7/548

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н AST0PCHOMY СВИДЕТЕЛЬСТВУ,(21) 3562007/24-24 (22) 09.03.83 (46) 30.06 ° 85. Вюл. Р 24 (72) Л.А. Шумилов, Андраус Исса

Суейдан (Иордания), И.С. Зуев и А.М. Турсунканов (7 1) Ленинградский ордена Ленина электротехнический институт. им. В.И. Ульянова (Ленина) (53) 681.32(088.8) (56) Авторское свидетельство СССР, У 1032454, кл. С 06 F 7/548, 1983.

Авторское свидетельство СССР

У 913826, кл. G 06 F 7/544, 19р2. (54)(57} ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее операционную матрицу вычислительных ячеек, группы элементов НЕ и управляющую матрицу вычислительных ячеек, выходы которой соединены с входами знака первой группы входов операционной матрицы вычислительных ячеек и с входами группы элементов НЕ, вьжоды которых соединены с входами знака второй группы входов операционной матрицы вы числительных ячеек, входы задания начальных условий первой и второй групп входбв которой соединены соответственно с входами задания начальных условий первой и второй групп входов устройства, а выходы — с выходами устройства, информационные входы первой и второй групп входов управляющей матрицы вычислительных ячеек соединены соответственно с входами задания значений арктангенсов и с входами задания аргумента устройства, причем каждая вычислительная ячейка управляющей матрицы выполнена в виде одноразрядного сумматора-вычытателя, знаковый вход вычислительной ячейки i-й строки и j-го столбца управляющей матрицы соединен со знаковым выходом вычислительной ячейки i-й строки и (j-1)-го столбца управляющей матрицы (i = 1, п-1, j = j+2, m, где -n — число шагов итераций, m— . разрядность устройства), вход слагаемого-вычитаемого каждой вычислительной ячейки управляющей матрицы соединен с соответствующим информационным входом первой группы входов управляющей матрицы, вход слагаемого вычислительной ячейки К-й строки и f-ro столбца управляющей матрицы соединен с выходом суммы вычислительной ячейки (К-1)-й строки и f-го столбца управляющей матрицы (К =

2, п-1, Ю = i+1, m).

1164701

Изобретение относится к вычислительной технике и может быть использовано в быстродействующих процессорах и специализированных вычислительных устройствах.

Цель изобретения — упрощение вычислительного устройства. Это упроще. ние проявляется в сокращении аппаратурных затрясти повышеййя быстрбдействия управляющей матрйцы. 10

На фиг. 1 представлена блок-схема вычислительного устройства, вычисляющих функций sin g cos(g на фиг.2структурная схема управляющей матрицы предлагаемого вычислительного уст-,5 ройства; на фиг. 3 — структурная схема одного из вариантов выполнения вычислительной ячейки, являющей. ся сумматором-вычислителем.

Вычислительное устройство содер- рб жит управляющую матрицу 1, операционную матрицу 2, группу элементов

НЕ 3, группу выходов управляющей матрицы 4, первую группу входов зна, ка 5 операционной матрицы, вторую 25 группу входов знака 6 операционной матрицы, входы задания начальных ус ловкй первой 7 и второй 8 групп входов, вы2"оды устройства 9 .ц 10, входы

Ф задания ",1а .е. .ий арктан енсов 11, вхо- .3б ды задания аргумента 12 устройства.

Управляющая матрица содержит вычислительные ячейки 13, элементы НЕ 14, информационные входы первой и второй групп входов 15 и 16, группу выхо-. дов 4.

Вариант выполнения вычислительной ячейки содержит сумматор по модулю два 17, сумматор 18 ° знаковый вход

19, вход слагаемого-вычитаемого 20, вход слагаемого 21, вход переноса

22, выход переноса 23, знаковый выход 24, выход суммы 25. Данный вариант выполнения вычислительной . ячейки не исчерпывает всех случаев применения изобретения, а является лишь иллюстрацией. На практике мо гут быть использованы любые другие ва-" рианты, удовлетворяющие таблице истинности вычислительной ячейки (табл. 1) .

Группа вьйодов .Ф управляющей ма-. трицы 1 соединена с входами знака первой группы входов 5 операционной матрицы 2 вычислительных ячеек и с входами группы элементов НЕ 3, вы-,55 ходы которых соединены с входами знака второй группы входов 6 операционной матрицы 2 вычислительных ячеек, входы задания начальных условиЛ первой и второй групп входов которой соединены соответственно с в-.одами задания начальных условий первой 7 и второй 8 групп вхо дов устройства, а выходы — с выходами устройства 9 и 10, информационные входы первой 15 и второй 16 групп входов управляющей матрицы 1 вычислительных ячеек соединены соответственно с вхоДами задания значений арктангенсов 11 и с входами задания аргумента 12 устройства, знаковый вход 19 вычислительной ячейки 13 i-й строки и j-го столбца управляющей матрицы 1 соединен со знаковым выходом 24 вычислительной ячейки 13

i-й строки и (i-1)-ro столбца управлихцей матрицы 1 (i = 1, и-1, j

+ 2, ш, где и- число шагов итераций, ш — разрядность устройства, вход слагаемого-вычитаемого 20 каждой вычислительной ячейки 13 управляющей матрицы 1 соединен с соответствующим информационным входом первой группы входов 15 управляющей матрицы 1, вход слагаемого 21 вычислительной ячейки 13 К-й строки и

У-ro столбца управляющей матрицы 1 соединен с выходом суммы 25 вычислительной ячейки 13 (К-1)-й строки и У-го столбца управляющей матрицы (K =;;1, 1 = i+1, ш), вход переноса 22 вычислительной ячейки i-й строки и (j-1)-ro столбца управляющей матрицы 1 соединен с выходом переноса 23 вычислительной ячейки

13 i-й строки и j-ro столбца управляющей матрицы 1, вход слагаемого

21 каждой вычислительной ячейки 13 первой строки управляющей матрицы 1 соедийен с соответствующим информационным входом второй группы входов

16 управляющей матрицы 1, вход переноса 22 каждой вычислительной ячейки последнего столбца управляющей матрицы 1 соединен со знаковым выходом 24 этой же вычислительной ячейки, первый информационный вход второй группы входов 16 управляющей матрицы 1 соединен через первый элемент НЕ 14 со знаковым входом 19 вычислительной ячейки 13 первой строки и второго столбца управляющей матрицы, вход каждого (i+1)-го элемента НЕ 14 соединен с выходом переноса 23 вычислительной ячейки

13 i-й строки и (i+1)-ro столбца

1164701

15

Этап II

25

3 управляющей матрицы 1, а выход— .с соответствующим выходом 4 управляющей матрицы 1, выход переноса 23 вычислительной ячейки 13 t.-й строки и (с+1)-го столбца управляющей матрицы 1 соединен со знаковым входом

19 вычислительной ячейки 13 (t+1)-й сроки и (t+2)-ro столбца управля-., ющей матрицы.

Предлагаемое вычислительное устройство работает по методу цифра, эа цифрой. При вычислении фуйкций

sin g и cos(ji рекуррентные соотношения имеют следующий вид:

6;+,— ° ахсед2

Этап I

;,= sign 8„ .»;, (;»=

"(11

) у, =у; +Г. х 2

У1 У 1 7»» 11 где х у — текущие координаты век1 тора; х у — конечные координаты

И вектора; и — число шагов итераций, Начальные условия: Г» = Q хо =

1/К, у = О, где К вЂ” коэффициент деформации вектора, зависящий только от числа шагов итераций:

»»-1

K= Г) (1+2 I) р=О, п-1=

1 P=-о

Результат вычисления: х» = сов(f у = sing и

Управляющая матрица 1 выполняеФ первый этап алгоритма и работает следующим образом. На входы 21 вычисли- 40 тельных ячеек 13 первой строки мат- . рицы подается значение начального условия 8, на входы 20 .вычислительных ячеек 13 первой строки матрицы, значение arctg 2ВНазначение у равля- 45 ющей матрицы состоЖ в выработке сигналов знака О... „-,6(-1, +1, причем значение +1, кодируется логическим нулем, а -1 — логической единицей. Каждая i-я строка управля- 50 ющей матрицы (i = 1, 2 ... и-1) выполняет операцию алгебраического . суммирования значения axqeg 2.< поступающего на уходы 20 вычислительных ячеек 13 1.-й строки матрицы} 55 и промежуточного значения вспомогательного угла @; 1(поступающего на входы 21 вычислительных ячеек 13

i-й строки), представленных в дополнительном коде. Если 9; 1 О, то ; = -1, на знаковые входы 19 подается сигнал логического нуля и в -й строке происходит сложение кодов 6;, и arctg 2 () . Если

8; > О, то (+1, на знаковые входы 19 подается сигнал логической единицы и в i-й строке происходит вычитание кода arctg 2 ) из кода

6; », для чего код arctg 2"<" » ) преобразуется на входах слагаемоговычитаемого 20 в обратный с помощью сумматоров по модулю два 17 и единица приплюсовывается к младшему разряду посредством соединения знакового выхода 24 и входа переноса 22 вычислительной ячейки 13 последнего столбца.

Таким образом, в каждой строке управляющей матрицы 1 происходит алгебраическое суммирование двух разнознаковых значений. Поэтому, чтобы определить знак результата, . нет необходимости в ячейке знака.

Перенос из соседнего разряда в знаковый может быть использован для определения знака. При наличии переноса знак результата положительный, а при отсутствии — отрицательный. Вьппеизложенное дает право сократить управляющую матрицу прототипа на один столбец, а управляющий сигнал 4; снимать с выхода переноса соседнего со знаковым разрядом, инвертируя его.

Этот же перенос используется для определения типа итерации в следующей строке матрицы.

После i-й итерации на выходах 25

i-й строки матрицы имеем значение 6;,. которое подчиняется неравенству

) 6; arctg 2 " ") .

Значения констант arctg 2 в долях полукруга приведены в табл. 2. Ц

Данная таблица иллюстрирует значения

arctg 2 только для р = О, 10, но анализ значений arctg. 2 для р Ъ 10 показывает, что первая единица в sanucu значения константы в двоичном коде появится только в разряде с весом 2 ) .

Так как (6,(g artcg 2, то выход-. ной сигнал суммы самого старшего разряда первой строки управляющей матрицы при 8» ЪО всегда О, а при 8 < 0 всегда 1 (в этом случае представлено

Т в дополнительном коде). Далее

arctg 2 = 0,0010, ..., т.е.

Прод

5 если 8 О, то первые два старших разряда второй строки всегда равны нулю,. а если 6 < О, то они всегда равны единице. Отсюда следует, что первый разряд .второй строки становится идентичным знаковому и его можно исключить, пользуясь вышеизложенными рассуждениями.

1164701 табл.1

t ! 164701

Фиг 1

I 164701

Составитель Н. Пчелинцев

Редактор В. Ковтун Техред Л.Иикеш.

Корректор Л. Пилипенко

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 4755 Тираж 710

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5