Резервированное запоминающее устройство

 

1. РЕЗЕРВИРОВАННОЕ .ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее основные и резервные накопители данных, первый, второй и третий коммутаторы, первый формирователь сигналов четности , элемент И, первый элемент ИЛИ, блок сравнения и блок свертки по модулю три, выходы которого соединены с ОДН1Ф1И из входов блока сравнения, отличающеся тем, что, с целью повьппения надежности устройст , в него введены накопители контрольной информации, блок восстановления информации, блок управлеиия, пре образователь кодов, второй и третий формирователи сигналов четности, блок местного управления и второй элемент ИЛИ, причем входы и выходы основных и резервных накопителей подключены соответственно к из выходов и входов блока местного управления , другие входы и выходы которого соединены с выходами и входами первой группы первого коммутатора, входы и выходы второй группы которого подключены к одним из выходов и входов блока управления., другие выходы и входы, которого соединены с одними ,из входов и выходов блока восстановления информации, другие вход и выход которого подключены соответственно к выходу третьего коммутатора и .к первому входу второго коммутатора , выходы которого соединены с информационными входами накопителей контрольной информации, причем управляющие выходы блока восстановления информации подключены соответственно к входам первой группы и к управляющему входу третьего коммутатора, к адресным и к управляющим входам накопителей контрольной информации, к управляющим входам второго коммутатора и к управл}Пощим входам преобра (Л зователя кодов, одни из входов которого соединены с одними из выходов накопителей контрольной инфор 4ации, входами второй грзшпы третьего коммутатора , входами первого формирювателя сигналов четности, одними из входов второго формирователя сигналов О) 4 Четности, входами блока свертки по модулю три и второго элемента ИЛИ, другие , выходы накопителей контрольной эо со информации подключены соответственно к входам третьей группы третьего коммутатора , входам элемента И, входам первого элемента ЯЛИ и другим входам блока сравнения, к первому входу третьего коммутатора и другому входу второго формирователя сигналов четности , к второму входу третьего коммутатора , выход первого и инверсный выход второго формирователей сигналов четности соединены соответственно с вторым и с третьим входами второго коммутатора, другие входы пре

СОЮЗ СОВЕТСНИХ

В«Я О «

РЕСПУБЛИК (! 9) (11) 4(51) С 11 С 29 00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3686076/24-24 (22) 29.12.83 (46) 30.06.85. Бюл. В 24 (72) И.Н.Андреева и Г.А.Бородин (7 l) Московский ордена Ленина и орде на Октябрьской Революции энергетический институт . (53) 681.327(088.8)

{56) 1. Патент С1ЧА 3876978, кл. 340-146.1. опублик. 1975, 2. Авторское свидетельство СССР

У 972601, кл,, С 11 С 11/00, 1980 (прототип). (54)(57) l. РЕЗЕРВИРОВАННОЕ ЗАПОМИ-.

НАКМЦЕЕ УСТРОЙСТВО, содержащее основ- ные и резервные накопители данных, первый, второй и третий коммутаторы, первый формирователь сигналов четности, элемент И, первый элемент ИЛИ, блок сравнения и блок свертки по модулю три, выходы которого соединены с одними из входов блока сравнения, отличающеся тем,что, с целью повышения надежности устройст-. ва, в него введены накопители контрольной информации, блок восстановления информации, блок управления, пре.— образователь кодов, второй и третий формирователи сигналов четности, блок местного управления .и второй элемент ИЛИ, причем входы и выходы основных и резервных накопителей подключены соответственно к одним из выходов и входов блока местного управления, другие входы и выходы которого соединены с выходами и входами первой группы первого коммутатора, входы и выходы второй группы которого подключены к одним из выходов и входов блока управления., другие выходы и входы. которого соединены с одними из входов и выходов блока восста новления информации, другие вход и выход которого подключены соответст- венно к выходу третьего коммутатора и к первому входу второго коммутатора, выходы которого соединены .с информационными входами накопителей контрольной информации, причем управляющие выходы блока восстановления информации подключены соответственно. к входам первой группы и к управляющему входу третьего коммутатора, к адресным и к управляющим входам накопителей контрольной информации, к управляющим входам второго коммутатора и к управляющим входам преобразователя кодов, одни из входов которого соединены с одними из выходов накопителей контрольной информации, входами второй группы третьего коммутатора, входами первого формирователя сигналов четности, одними из входов второго формирователя сигналов четности, входами блока свертки по мо. дулю три Н второго элемента ИЛИ, другие выходы накопителей контрольной информации подключены соответственно к входам третьей группы третьего коммутатора, входам элемента И, входам первого элемента ИЛИ и другим входам блока сравнения, к первому входу третьего коммутатора и другому входу второго формирователя сигналов четности, к второму входу третьего коммутатора, выход первого и инверсный выход второго формирователей сигналов четности соединены соответственно с вторым и с третьим входами второго коммутатора, другие входы пре11 64789 образователя кодов подключены соответственно к выходу второго элемента

ИЛИ, четвертому входу второго коммутатора и первому управляющему входу блока восстановления информации и к выходу блока сравнения, пятому входу второго коммутатора и второму управляющему входу блока восстановления информации, третий и четвертый управ- . ляющие входы которого соединены соответственно с выходом первого элеманта ИЛИ и с. выходом элемента И, шестой вход второго коммутатора подключен к инверсному выходу третьего формирователя сигналов четности, входы которого соединены с одними иэ выходов преобразователя кодов, выходы которого подключены ко входам первой группы второго коммутатора, входы второй группы которого соединены с выходами блока свертки по модулю . три, входы и выходы третьей группы первого коммутатора являются входами и выходами устройства, 2, Устройство по п.1, о т л и -, ч а ю щ е е с я тем, что блок управления содержит первый накопитель микрокоманд, дешифраторы, первый шифрачор, регистры, элементы И-ИЛИ, группу элементов И,.первый формирователь управляющих сигналов, вход синхронизации которого соединен с выходом генератора тактовых импульсов, а одни иэ выходов подключены к входам первого накопителя микроко-. манд, выходы которого подключены соответственно к первым входам элементов И-ИЛИ, к управляющим входам первого и второго регистров, к вторым входам элементов И-ИЛИ, входам третьего и четвертого регистров, к управляющему входу первого дешифратора, к управляющему входу первого шифратора, к входам и к управляющим входам второго дешифратора, к управляющему входу пятого регистра, к йервым входам элементов И группы и к одним из входов первого формирова" теля управляющих сигналов, другие входЫ которого подключены к выходам первого шифратора, входы которого соединены с выходами йервого дешиф ратора, причем третьи входы элементов .И-ИЛИ подключены к выходам второго регистра, а выходы - к входам первого регистра, выходы второго дешифратора соединены с,.управляющими входами третьего и четвертого; регистров соответственно, выходы эле ментов И группы соединены с входами пятого регистра, входы первого регистра, первого дешифратора и вторые входы элементов И группы являются одними из входов блока, одними из выходов которого являются выходы третьего регистра, другими входами блока являются входы второго регистра, а другими выходами — другой выход первого накопителя микрокоманд, выходы четвертого и пятого регистров.

3. Устройство по пп. 1 и 2, о т— ли.ч ающе е с я тем, что блок в ос с та нов ле ния информации сод ержит второй накопитель микрокоманд, второй шифратор, третий дешифратор, регистры с шестого по девятый, счетчик, формирователи управляющих сигналов с второго по одиннадцатый и формирователь тактовых импульсов, выход которого соединен с входом синхронизации второго формирователя управляющих сигналов, выходы которого подключены к входам второго накопителя микрокоманд, выходы которого соединены соответственно с управляющим входом и с входом сдвига шестого регистра, с входами формирователей управляющих сигналов с третьего по одиннадцатый,с входами регистров с седьмого по девятый, с входами и с управляющим входом третьего дешифратора и с одними из входов второго формирователя управляющих сигналов, одни,из управляющих входов которого .подключены к вЫходам второго шифратора, выходы третьего дешифратора соединены с управляняцими входами седьмого, восьмого и девятого регистров соответственно, установочный и счетный входы счетчика подключены соответственно к выходам восьмого и девятого формирователей управляющих сигналов, входы шестого регистра, вход формирователя тактовых импульсов, другие входы и другой управляющий. вход второго формирователя.. управляющих сигналов являются входами блока, выходами которого являются выходы шестого. регистра, входы второ. го шифратора являются управляющими входами блока, управляющими выходами которого являются выходы регистров с седьмого по девятый, выходы счетчика, выходы формирователей управляющих сигналов с третьего по седьмой, десятого и одиннадцатого.! 164

Изобретение относится к вычислительной технике, а именно к системам внешней памяти, и может быть использовано для построения высоконадежных вычислительных комплексов. S

Известно резервированное запоми-. нающее устройство, содержащее канал ввода-вывода, основные накопители, резервнь!й накопитель, сумматор по мо-. дулю два, формирователи четности, 30 причем выходы основных накопителей через формирователь четности соединены с избыточным накопителем (1 l. .Недостатком этого устройства является невозможность защитить систему !5 от отказа двух и более накопителей.

- наиболее близким техническим решением к изобретению является резервированное запоминающее устройство, содержащее основные накойители, входы которых являются входами устройства и подключены к одним из входов формирователя четности, выходы которого соединены с входами первого резервно25

ro накопителя, входы буферного регистра подключены к входам основных накопителей, выходы которых соединены с первыми входами первого и второго коммутаторов, входами третьего коммутатора и первой схемы свертки по модулю три, выходы которой. подключены к входам второго и третьего резервных накопителей, выходы которых соединены с одним из входов схемы сравнения, выход которой подключен 35 к первому входу. элемента И, а другой вход соединен с выходом второй схе.мы свертки.по модулю три, выходы которой подключены соответственно к выходу третьего коммутатора, к выходу буферного регистра и второму входу элемента И, выход которого соединенс первым входом элемента ИЛИ, второй вход которого подключен к выходу сумматора по модулю два, вход которого соединен с выходом первого коммутатора, второй вход которого подключен к " выходу первого резервного накопителя и второму входу второго коммутатора, выход которого соединен с другим вхо-50 дом формирователя четности, выходы элемента ИЛИ и схемы сравнения являются соответственно информационным и контрольным вьмодами системы 21.

Недостатком этого устройства явля-.55 ется низкая надежность, так как в нем невозможно в ряде случаев восстанав-! ливать информацию при отказе двух

789 накопителей, а именно в тех случаях, когда информация отказавших накопите.— лей в кодовом слове имеет одинаковый вес, но различна по содержанию.

Цель изобретения — повышение надежности устройства.

Поставленная цель достигается тем, что в резервированное запоминающее устройство, содержащее основные и резервные накопители данных,;первый, второй и третий коммутаторы, первый формирователь сигналов четности, элемент И, первый элемент ИЛИ, блок сравнения и блок свертки по модулю . три, выходы которого соединены с одними из входов блока сравнения, введены накопители контрольной информации, блок восстановления информации, блок управления, преобразователь ко- . дов, второй и третий формирователи

В сигналов четности, блок .местного уп" равления и второй элемент.ИЛИ, причем входы и выходы основных и pesepaных накопителей подключены соответственно к одним из выходов и входов блока местного управления, другие входы и .выходы которого соединены с . выходами и входами первой гругпы первого коммутатора, входы и выходы второй группы которого подключены к одним.из выходов и входов блока уп- равления, другие выходы и входы которого соединены с одними из входов и выходов блока восстановления информации, другие вход и выход которого подключены соответственно к выходу третьего коммутатора и к первому входу второго коммутатора, выходы кото- рого соединены с информационными входами накопителей контрольной информации, причем управляющие выходы блока восс тановления информации подключены соответственно к входам первой группы и к управляющему входу третьего коммутатора, к адресным я к управляющим входам накопителей контрольной информации, к управляющим входам второго коммутатора и к управляющим входам преобразователя кодов, один из входов которого соединены с одними яз выходов накопителей контрольной информации, входами второй группы третьего коммутатора, входами перво-. го формирователя сигналов четности, одними из входов второго формирователя сигналов четкости, входами блока свертки по модулю три и второго элемента ИЛИ, другие выходы накопителей

1164789 контрольной информации подключены соответственно к входам третьей групнй третьего коммутатора, входам элемента И, входам первого элемента ИЛИ ,и другим входам блока сравнения, к первому входу третьего коммутатора и другому входу второго формирователя сигналов четности, к второму входу третьего коммутатора, выход первого и инверсный выход второго форми- 10 рователей сигналов четности соединены соответственно с .вторым и с третьим входами второго коммутатора, другие входы преобразователя кодов подключены соответственно к выходу t5 второго элемента ИЛИ, четвертому входу второго коммутатора и первому управляющему входу блока восстановления информации.и к выходу блока сравнения, пятому входу второго коммута- 20 тора и второму управляющему входу блока восстановления информации, третий и четвертый управляющие входы которого соединены соответственно с выходом первого элемента ИЛИ и с 2S выходом элемента И, шестой вход второго коммутатора подключен к инверсному выходу третьего формирователя сигналов четности, входы которого соединены с одними из выходов преоб- ЗО разователя кодов, выходы которого подключены к входам первой группы второго коммутатора, входы второй группы которого соединены с..выходами блока свертки по модулю три, входы и выходы третьей группы первого ком-. мутатора:являются входами и выходами устройствa ..

Блок управления содержит первый накопитель микрокоманд, дешифраторы, 4О первый шифратор, регистры, элементы

И-ИЛИ, группу элементов И, первый формирователь управляющих сигналов, вход синхронизации которого соединен с выходом генератора тактовых импуль-4

Сов, а одни из выходов подключены к входам первого накопителя микрокоманд, выходы которого подключены соответственно к первым входам элементов И-ИЛИ, к управляющим входам первого и второго регистров, к вторым входам элементов И-ИЛИ, входам тре" тьего и четвертого регистров, к уп" равляющему входу первого дешифратора, к управляющему входу первого шифрато- >> ра, к входам и к управляющим входам второго дешифратора, к управляющему входу пятого регистра, к первым вхо4 дам элементов И группы и к одним из входов первого формирователя управляющих сигналов, другие входы которого подключены к выходам первого шифратора, входы которого соединены с выходами первого дешифратора, причем третьи входы элементов И-ИЛИ подклю- . чены к выходам второго регистра, а выходы - к .входам первого .регистра, выходы второго дешифратора соединены с управляющими входами третьего и четвертого регистров соответственно, выходы элементов И группы соединены с входами пятого регистра, входы первого регистра, первого дешифратора и вторые входы элементов И группы являются одними из входов блока, одними из выходов которого являются выходы третьего регистра, другими входами блока являются входы второго регистра, а другими выходами — другой выход первого накопителя микрокоманд, выходы четвертого и пятого регистров.

Блок восстановления информации содержит второй накопитель. микрокоманд, второй шифратор, третий дешифратор, регистры с шестого по девятый, счетчик, формирователи управляющих сигналов с второго по одиннадцатый и формирователь тактовых импульсов, выход которого соединен с входом синхронизации второго формирователя управляющих сигналов, выходы которого подключены к входам второго накопителя микрокоманд, выходы которого соединены соответственно с управляющим входом и с входом сдвига шестого регистра, с входами формирователей управляющих сигналов с третьего по одиннадцатый, с входами регистров с седьмого по девятый, с входами и с управляющим входом третьего дешифра-.. тора и. с одними из входов второго формирователя управляющих сигналов, одни из управляющих входов которого подключены к выходам второго шифратора, выходы третьего дешифратора соединены с управляющими входами седьмого, восьмого и девятого регистров соответственно, установочный и счетный входы счетчика подключены соответственно к выходам восьмого и девятого формирователей управляющих сигналов, входы шестого регистра, вход формирователя тактовых импульсов, другие входы и другой управляющий вход второго формирователя уп1164789 равляющих сигналов являются входами блока, выходами которого являются выходы шестого регистра, входы второго шиФратора, являются управляющими 5 входами блока, управляющими выходами которого являются выходы регистров с. седьмого по девятый, выходы счетчика, выходы формирователей управляющих сигналов с третьего по седьмой, десятого 10 и одиннадцатого;

На фиг.l представлена функциональная схема предложенного устройства; на фиг.2 и 3 — Функциональные схемы блока управления и блока восстановле- 15 ния информации соответственно; на фиг.4 и 5 — функциональные схемы наиболее предпочтительных вариантов выйолнения преобразователя кодов и блока свертки по модулю три соответственно, Предложенное устройство содержит (фиг.1) основные накопители 1 данных, .резервные накопители 2 данных, блок

3 местного управления, первый коммутатор 4, блок 5 управления, блок 6 восстановления информации, накопители 71 — 7> контрольной инФормации, второй 8 и третий 9 коммутаторы, преобразователь IO. кодов, блок 11 свертки по модулю три, формирователи сигналов 12,13 и 14 четности с первого по третий, блок 15 сравнения, первый 16 и второй 17 элементы ИЛИ, элемент И 18. На фиг.1 обозначены входы 35 и выходы 19 устройства,.информационные выходы и входы 20 и входы 21, одни из управляющих выходов 22 — 31 и информацйонный выход 32 блока 6 восстановления информации, информацион- 40 ные входы 33-36 и выходы 37-40 накопителей 7 контрольной инфориации, управляющие входы 41-44 и другие управляющие выходы 45-47 блока 6 восстановления информации, входы 48-53 коммутато-45 ра 8. Блок 5 управления содержит (фиг.2) первый формирователь 54 управляющих сигналов, генератор 55 тактовых импульсов, первый накопитель

56 микрокоманд, регистры 57-61 с пер- 50 вого по пятый, первый 62 и второй 63 дешифраторы, первый шифратор 64, элементы И-ИЛИ 65 и группа элементов

И 66.

Блок 6 восстановления информации содержит (фиг. 3 ) второй Формирователь

67 управляющих сигналов, -формирователь 68 тактовых импульсов, второй накопитель 69 микрокоманд, третий дешифратор 70, регистры 71-74 с шестого по девятый, счетчик 75, формирователи 76-84 управляющих сигналов с третьего по одиннадцатый и второй шиФратор 85.

Формирователи 76-84 могут быть реализованы на двух ИМС К155АГI между которыми необходимо включить диф ференцирующую цепочку. Формирователь

54 можно выполнить на ИМС К589ИКОI, генератор 55 — на мультивибраторе, накопитель 56 на ИМС К556РТ7 регистры 57 — 61 - íà HMC К589ИР12, Преобразователь 1О кодов содержит (фиг.4) элемент И 86, RS — триггер 87, регистр 88, элемент И 89, группы элементов И 90, элемент И 91, Блок 11 свертки по модулю три содержит (фиг,5) сумматоры 92-95 по модулю два.

В качестве блока 3 местного управления при использовании накопителей

12, например на магнитных дисках типа EC 5050 или ЕС 5056М, нужно использовать БУН типа ЕС 5551 М, который выпускается отечественной промышленностью серийно.

Накопитель 7 контрольной информации состоит из трех накопителей: первый накопитель 71 емкость KNx нять бит предназначен для хранения информации, считываемой с накопителей I> второй накопитель 7 емкостью KNx

2 три бит предназначен для хранения информации накопителей 2, третий накопитель 7З емкостью KNx один бит отводится для временного хранения восстановленных данных отказавшего накопителя L где N — - целое числозначение разрядности минимально адресуемой единицы информации (МАЕ), К вЂ” число считываемых МАЕ, которые выбираются исходя из.требований минимальных потерь времени на восстановление и перезапись информации в устройстве.

В качестве МАЕ выбираются фиксированные массивы данных, например при применении в качестве накопителей I и 2 НМД вЂ” фиксированное поле данных одного сектора диска, НМЛполе данных зоны, накопителей на цилиндрических магнитных доменахстраница данных или блок данных (страница данных х число параллельно, работающих мнкросхеи).

Устройство, содержащее пять нако- пителей 1 и три накопителя 2 на маг11647 нитных дисках, работает .следующим обPs9oM>

Использование контроля по модулю три связано с формированием двух контрольных разрядов, имеющих вес два и один соответственно. В контрольных разрядах двоичным кодом записан вычет по модулю три контролируемого числа, образованного из одноименных разрядов (т.е. разрядов, рас-!0 положенных в одном и том же месте на

Каждом накопителе 1 и 2) накопителей

1 (фиг.1). Для получения вычета такое двоичное число нужно разбить на пары разрядов, начиная с младшего, 15 и сложить по модулю три числа, записанные в каждой паре разрядов. Сформированная таким образом контрольная информация, записанная в одноименных разрядах двух накопителей 7, позволя- gg ет при отказе двух из накопителей 1 восстановить их информацию за исключением тех случаев, когда отказывают два накопителя 1 с четным и нечетным номерами и имеет место потеря одина- 25 ковой информации на обоих накопителях 1. Для обеспечения возможности восстановления информации в этом случае вводится еще один контрольный разряд, записываемый на третий накопитель 7 и представляющий собой сум- . му по модулю два одноименных разрядов накопителей 1, имеющих нечетные номера.

Третий контрольный разряд может быть сформирован и как сумма по модулю два одноименных разрядов накопителей 1, имеющих четные номера..

Кодирование информации в устройстве в соответствии с указанным алгоритмом предполагает, что запись и считывание осуществляются фиксированными массивами данных (NAE).

При инициализации работы устройства блок 5 определяет момент оконча 5 ния записи на накопители 1 и организует формирование данных накопителей 2. Для этого блок 5 осуществляет последовательное обращение ко всем накопителям l. Считываемая с накопителей -1 информация через блок

6 по выходу 32 через коммутатор 8 поступает по входу 36 в накопитель 7 .

- Управление накопителями 7 -7 осу3 ществляется блоком 6, причем по выхо- >5 дам 23 передаются адреса, по входам

25-30 - импульсы обращения и сигнал

Зэп./чт. После того, как будут счита89 8 ны по две очередные МАЕ со всех. накопителей 1, может быть начата операция поразрядного вычисления одноименных MAE накопителей.2. Для этого считываемое из накопителя 7„ пятираэрядное слово по выходу 37 поступает на блок 11, где формируются два разряда вычета., и одновременно эти же пять разрядов поступают на формирователь 12, где формируется разряд четности для третьего накопителя 2.

Полученные три разряда через коммутатор 8 поступают в том же такте работы накопителя 7 на запись в накопи тель 7„по входам 34 и 35. Коммутатор 8 управляется блоком 6. по выходам 24 и по выходу 31, по которым передаются адреса и импульсы обращения. Аналогичным- образом формируются .остальные разряды MAE двух секторов, и через определенное число тактов работы может быть начата передача

МАЕ из накопителя 7 для записи в накопители 2, Эта процедура осуществляется путем последовательной передачи информации по выходам 38 и 39 через коммутатор 9, по входу 21 в блок 6, откуда данные по входам и выходам 20 передаются через блок 5 и коммутатор 4 в блок 3, организующий их запись на накопители 2.

При отказе одного из накопителей 1 его информация при обращении к нему может быть восстановлена.

Однако если будет иметь место отказ второго накопителя 1, причем вес информации обоих накопителей в контролируемом числе одинаков, а

7 содержимое их одноименных разрядов различно, то возникает угроза невосстанавливаемого отказа. Для предупреждения невосстанавливаемого отказа предусмотрено перекодирование информации, которое реализуется следующим образом.

Информация об отказе накопителя 1, к которому в данный момент времени производится обращение, передается от блока 3 и расшифровывается блоком:5. Блок 5 организует восстановление информации отказавшего накопителя 1, для чего им осуществляется обращение ко всем работоспособным накопителям 1 и 2. Считанная с них информация по две МАЕ передается в накопители 71 и 7 . После этого из

2. накопителя 7„по выходу 37 считывается пятиразрядное слово, которое

9 11647 поступает на блок 11, а два полученных разряда вычета с него подаются на блок сравнения 15, на который поступают считанные по тому же адресу два разряда, считанные из накопителя 7 по выходу 38. Если попарно, (фиг.5) разряды старого и нового вы. чета совпадают, то восстановленный разряд отказавшего накопителя 1 равен "0", если не совпадает, то на выходе блока 15 — "1", что также соответствует восстановленному разряду.

Эта информация через коммутатор 8 поступает по входу 33 на запись в накопитель 7 . Она же поступает в пре- t5 образователь 10 и в блок 6. В этом же такте пятиразрядное слово принимается из накопителя 7 в регистр 88 (фиг.4) преобразователя 10.

В следующем такте в блоке 6 aíà- 20 лизируются результаты сравнения в блоке 15. Если результат сравнения

"I", то блок 6 вырабатывает все необходимые сигналы для записи новой информации в накопитель 7 (что равно- 25 ценно перезаписи информации ). В преобразователе 10 "1" с выхода блока

15 управляет передачей из регистра ,72 инверсного пятиразрядного слова на формирователь 14. Инверсия резуль- 5б тата с формирователя 14 передается через коммутатор 8 в накопитель 7 по входу 34. В то же время сигнал с выхода блока 1 5 ("1") обеспечивает передачу нулевых значений в накопитель 7> по входу 35.

Если блок 15 выработал сигнал сравнения ("0"), то в блоке 6 анализируется сигнал, приходящий по входу .

41 от элемента ИЛИ 17, на который в свою очередь поступила информация от . накопителя 7, . При наличии "I" на входе 41 перезаписи информации в накопителе 7 не производится. При на- личии на входе 41 "0" преобразова- 45 тель 10 обеспечивает передачу на запись в накопитель 7 (no входам 35) единиц. Эта двухтактная процедура повторяется для каждого из N разря-дов двух ИАЕ, после чего осуществля- 50 ется передача восстановленной информации иэ накопителя 75 по выходу 40 через коммутатор 9, блок 6, блок 5 и коммутатор 4 на выходы 19. Заключительным этапом является перезапись 55 информации на накопителях l и 2. Описанная выше процедура повторяется для всех ИАЕ накопителей 2.

89 .10

При отказе второго накопителя I восстановление его информации осу .. ществляется следующим дбразом. С работоспособных накопителей 1 и 2 в накопители 71 и 71 считывается по две MAF.. Следующим этапом является поразрядное считывание пятиразрядного слова из накопителя 7 на элемен1 ты ИЛИ 17, а из накопителя 7 на элемент ИЛИ 16 и. элемент И IS. Если разряды вычета (от накопителя 7 ) равны . нулю, что по входу 43 фиксируется блоком 6, то в следующем такте считая..-ое из накопителя 7„ инверсное пятиразрядное слово по выходам 37 и третий разряд иэ накопителя 7 по выходу поступают на формирователь 13.

Инверсный результат с формирователя

13 через коммутатор 8 поступает на запись в накопитель 7> и представляет собой восстановленный разряд накопителя 1.

Если оба разряда вычета равны "1"; (что фиксируется элементом И 18 и по входу 44 передается в блок 6, причем на выходе элемента 17 "0"), то на следующем такте в накопитель 7> по входу 33 записывается информация, принятая через коммутатор 8 от элемента ИЛИ 17.. Если оба разряда вычета равны "I (что фиксируется элементом И 18 }, но не все разряды накопителей 1 равны "0" (что фиксируется элементом ИЛИ 17) или если разряды вычета не равны между собой, то на следующем такте из накопителя 71 считывается пятиразрядное слово на блок

11, а из накопителя 7 по выходам 38 считйваются два разряда на блок 15.

Результат сравнения старого и нового вычетов записывается в накопитель 7э.

После того, как очередные ИАЕ вто. рого отказавшего накопителя 1 будут восстановлены, информация из накопителя 7 через коммутатор 9 передается в блок 6 и далее через блок 5, коммутатор 4 поступает на выходы 19.

Предложенное устройство обеспечивает практически непрерывную работу накопителей 1, так как позволяет защитить от отказов одного, двух и час- тично трех накопителей 1 и может быть использовано при построении систем памяти на основе различных накопителей 1: дисках, барабанах, лентах, ПМД и ПЗЯ, репрограммируемой постоянll I 164789 12 ной памяти, где тем или иным спосо- Предложенное устройство обеспечибом может быть определен адрес отка" вает более высокую надежность по завшего накопителя сравнению с прототипом.

1164789

1164789

1164789 кй f/8

Составитель Т.Зайдева корректор В. Вутяга

Редактор М.Дылын Техред М.Надь

Заказ 4194!50 Тирам 584

ВНИИПИ Государственного комитета СССР ий п о делам изобретений и открыт

113035, Москва, Ж-35,, Раушская наб., д. б. д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная,

Резервированное запоминающее устройство Резервированное запоминающее устройство Резервированное запоминающее устройство Резервированное запоминающее устройство Резервированное запоминающее устройство Резервированное запоминающее устройство Резервированное запоминающее устройство Резервированное запоминающее устройство Резервированное запоминающее устройство Резервированное запоминающее устройство Резервированное запоминающее устройство 

 

Похожие патенты:

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками

 

Наверх