Запоминающее устройство с самоконтролем

 

1. ЗАПШЙНАЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ, содержащее группу блоков сравнения, накопители данных, одни выходы которых подключены к одним из входов блоков сравнения группы и к входам соответствующих блоков контроля, другие выходы - к первым управляющим входам соответствующих блоков крнтроля, выходы которых соединены с управляющими входами формирователя сигналов отказа, формирователь управляющих сигналов, первый выход которого подключен к управляющим входам блоков сравнения группы, регистры, входы первой группы которых соединены с первыми выходами блоков сравнения группы, другие входы которых подключены к одним из выходов регистров, накопители контрольной инфо рмации, одни входы и выходы которых соединены с другими выходами и со входами второй группы соответствующего регистра, и блок управления, первый вход которого подключен к второму выходу формирователя управляющих сигналов, выходы подключены к управляющим входам накопителей контрольной информации, а второй, третий и четвертый входы являются управляющими входами устройства , одними выходами которого являю7 ся вторые выходы блоков сравнения группы, причем третий и четвертый входы блока управления соединены с первыми и вторьми .управляющими входами накопителей данных, первые управляющие входы регистров и первый вход формирователя управляющих сигналов подключены к четвертому входу блока управления, входы накопителей данных являются .информационными и адресными входами устройства, о т личающе .еся тем, что, с целью повьшения надежности устройства , в него введены блок сравнения и блок местного управления, первый вход которого соединен с выходом СП формирователя сигналов отказа, второй и третий входы подключены к выходам блоков контроля, а четвертый и пятый входы - к первому и второму управляющим выходам блока сравнения, одни выходы КОТОРОГО соединены со входами третьей группы регистров, . Од вторые управляющие входы которых под4 ключены к первому и второму выходам блока местного управления, третий vl выход которого соединен с вторым со входом формирователя управляющих сигналов , четвертый выход - с вторьми управляющш и входами блоков контроля, а выходы с пятого по седьмой подключе .ны к управляющим входам блока сравнения , одни входы которого соединены с одними из выходов регистров, а другие входы - с первьми выходами блоков сравнения группы, причем шестой вход блока местного управления соединен с вторыми управляющими входами накопителей данных, шестой выход блока местного управления и дру

СОЮЗ СОВЕТСНИХ . СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) {) I ) 4{51) С 11 С 29 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

1 ОСУДАРСТБЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТИЙ (21) 3690989/24-24 (22) 13.01,84 (46) 30.06.85. Бюл. У 24 (72) Е.И.Жуков и В.Е,Хавкин (53) 681.327(088.8) (56) 1. Авторское свидетельство СССР

В 696545, кл. С 11 С 29/00, 1979. .2. Авторское свидетельство СССР

II 879655, кл. С ll С 29/00, 1981 (прото THII) . (54) (57) I . ЗАПОКИНАЮЩЕЕ УСТРОЙСТВО

С СА11ОКОНТРОЛЕИ, содержащее группу блоков срав Не ния, накопители данных, одни выходы которых подключены к одним из входов блоков сравнения группы и к входам соответствующих блоков контроля, другие выходы — к первым управляющим входам соответствующих блоков крнтроля, выходы которых соединены с управляющими входами формирователя сигналов отказа, формирователь управляющих сигналов, первый выход которого подключен к управляющим входам блоков сравнения группы, регистры, входы первой группы которых соединены с первыми выходами блоков сравнения группы, другие входы которых подключены к одним из выходов регистров, накопители контрольной информации, одни входы и выходы которых соединены с другими выходами и со входами второй группы соответствующего регистра, и блок управления, первый вход которого подключен к второму выходу формирователя управляющих сигналов, выходы подключены к управляющим входам накопителей контрольной информации, а второй, третий и четвертый входы являются управляющими входами устройства одними выходами которого являю7 ся вторые выходы блоков сравнения группы, причем третий и четвертый входы блока управления соединены с первыми и вторыми управляющими входами накопителей данных, первые управляющие входы регистров и первый вход формирователя управляющих сигна лов подключены к четвертому входу блока управления, входы накопителей данных являются .информационнымн и адресными входами устройства, о т— л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены блок сравнения и блок местного управления, первый вход которого соединен с выходом формирователя сигналов отказа, второй и третий входы подключены к выходам блоков контроля, а четвертый и пятый входы — к первому и второму управляющим выходам блока сравнения, одни выходы которого соединены со входами третьей группы регистров, вторые управляющие входы которых подключены к первому и второму выходам блока местного управления, третий выход которого соединен с вторым входом формирователя управляющих сиг" налов, четвертый выход — с вторыми управлякщими входами блоков контроля, а выходи с пятого по седьмой подключены к управляющим входам блока сравнения, одни входы которого соединены с одними из выходов регистров, а другие входы - с первыми выходами блоков сравнения группы, причем шестой вход блока местного управления соединен с вторьии управляющими входами накопителей данных, шестой выход блока местного управления и дру164790

1 гие выходы блока сравнения являются другими выходами устройства, третьи выходы блоков сравнения группы подключены к входам формирователя сигналов отказа.

2. Устройство по и. 1, о т л и " ч а ю щ е е с я тем, что блок местного управления содержит элемент ИЛИ, триггеры, элементы НЕ, элемент задержки и элементы И с neðâîãî по пятый, причем первый вход первого триггера и первый вход элемента ИЛИ являются первым входом блока, вход первого элемента НЕ и первые входы .элементов И с второго по четвертый являются вторым входом блока, выход первого триггера подключен к входу элемента задержки, выход которого соединен с первыми входами первого и пятого элементов И, вторыми входами третьего и четвертого элементов И и входом второго элемента НЕ, выход которого подключен к второму входу второго элемента И, выход первого элемента

НЕ соединен с вторыми входами первоro и пятого элементов И, третьи входы второго, третьего и пятого элементов И соединены с входом третьего элемента НЕ и являются третьим .входом блока, четвертым и пятьи входами которого являются второй и третий входы элемента ИЛИ, выход которого соединен с первым входом второго триггера, вторые входы триггеров объединены и являются шестым входом блока, выход третьего элемента НЕ подключен к третьим входам первого и четвертого элементов И, второй выход элемента задержки соединен с третьим входом второго триггера, четвертый, пятый и шестой входы которого подключены соответственно к вы" ходам второго, четвертого и пятого элементов И, выходы элементов И, второго триггера и элемента ИЛИ являют" ся выходами блока.

Изобретение относится к вычислительной технике, а именно к запоминающим устройствам.

Известно запоминающее устройство с самоконтролем, в котором применя- 5 ется контроль сравнением в каждом такте считываемой из двух идентичных накопителей информации, образованием сверток для каждого накопителя в случае несравнения хотя бы по одному из разрядов и отключением накопителя, в котором свертка не совпала с информацией в контрольном разряде (lg.

Недостатком этого устройства является низкая надежность.

Наиболее близким техническим решением к изобретению является запоминающее устройство с самоконтролем, содержащее накопители, схемы сравне- >0 ния, формирователь сигналов отказа, блоки контроля, блок задержки, дополнительные накопители, регистры, блок управления, числовые и адресные шины, шину начальной установки, шину "Запись — считывание", шину "Запрос", выходные шины устройства, причем информационные выходы каждого из накопителей подключены к соответствующим входам схем сравнения и к входам соответствующего блока контроля, выход дополнительного информационного разряда каждого из накопителей подключен к первому управляющему входу соответствующего блока контроля, выход которого подключен к соответствующему управляющему входу формирователя сигналов отказа, первый выход формирователя сигналов отказа подключен к вторым управляющим входам блоков контроля, а второй вы" ход формирователя сигналов отказа подключен к первому входу блока задержки, первый управляющий выход которого подключен к первым управляющим входам схем сравнения, первые входы каждого из регистров подключены к соответствующим выходам схем сравнения, первые выходы — к соответствующим вторым управляющим входам схем сравнения, а управляющий вход каждого из регистров подключен к выходу соответствующего блока контроля, вторые выходы регистров, подключены к входам соответствующего дополнительного накопителя, а выходы з 11647 дополнительных накопителей — к вторым .входам соответствующего регистра, второй управлянщий вьжод блока задержки подключен к входу блока уп.равления, управляющие выходы которого подключены к соответствующим управляющим входам дополнительных накопителей (2 3

90 4 формирователя управляющих сигналов подключены к четвертому входу блока управления, входы накопителей данных являются информационными .и адресньии входами устройства, введены блок сравнения и блок местного управления, первый вход которого соединен с выходом формирователя сигналов отказа, Недостатком известного устройства является низкая надежность вследст10 вие того, что в нем не обеспечивается коррекция ошибок в случае возникновения неисправностей в одноименных зонах адресов обоих накопителей в pasличных разрядах и в одноименных разрядах, а также не обеспечивается коррекция четных ошибок в любом иэ накопителей.

Цель изобретения — повышение надежности запоминающего устройства с самоконтролем.

Поставленная цель достигается тем, что в запоминающее устройство с самоконтролем, содержащее группу блоков сравнения, накопители данных, одни выходы которых подключены к одним иэ входов блоков сравнения группы и к входам соответствующих блоков контро-, ля, другие выходы — к первым управляющим входам соответствующих блоков Ж контроля,.выходы которых соединены с управляющими входами формирователя сигналов отказа, формирователь управ" ляющих сигналов, первый выход которо- го подключен к управлякщим входам 35 блоков сравнения группы, регистры, входы первой группы которых соединены с первыми выходами блоков сравнения группы, другие входы которых подклю" чены к одним из выходов регистров, 40 накопители контрольной информации, одни входы и выходы которых соединены с другими выходами и с входами второй группы соответствующего регистра, и блок управления, первый вход которо- 45

ro подключен к второму выходу формирователя управляющих сигналов, выходы подключены к управляющим входам накопителей контрольной информации, а второй, третий н четвертый входы S0 являются управляющими входами устройства, одними выходами которого являются вторые выходы блоков сравнения группы, причем третий и четвертый входы блока управления соединены с N первыми и вторыми управляющими входами накопителей данных, первые управляющие входы регистров и первый вход второй и третий входы подключены к выходам блоков контроля, а четвертый и пятый входы — к первому и второму управляющим выходам блока сравнения, одни выходы которого соединены с входами третьей группы регистров, вторые управляющие входы которых подклннены к первому и второму выходам блока местного управления, третий выход которого соединен с вторым входом формирователя управляющих сигналов, четвертый выход — с Вторымн управлявщими входами блоков контроля, а выходы с пятого по седьмой подключены а управляющим входам блока сравнения, одни входы которого соединены с одними иэ выходов регис тров, а другие входы — с первыми выходами блоков сравнения группы, причем шесi той вход блока местного управления соединен с вторыми управляющими входами накопителей данных, шестой выход блока местного управления и другие выходы блока сравнения являются другими выходами устройства, третьи выходы блоков сравнения группы подключены к входам формирователя сигналов о тк а за.

Блок местного управления содержит элемент ИЛИ, триггеры, элементы НЕ, элемент задержки и элементы И с первого по пятый, причем первый вход первого триггера и первый вход элемента ИЛИ. являются первым входом блока, вход первого элемента НЕ и первые входы элементов И с второго по четвертый являются вторьи входом блока, выход первого триггера подключен к входу элемента задержки, выход которого соединен с первыми входами первого и пятого элементов

И, вторыми входами третьего и четвертого элементов И и входом второго элемента HE выход которого подключен к второму входу второго элемента И, выход первого элемента HE соединен с вторыми входами первого и пятого элементов И, третьи входы второго, третьего и пятого элементов

И соединены с входом третьего элемен5 ) 164 та HE и являются третьим входом блока, четвертым и пятым входами которого являются второй и третий входы элемента ИЛИ, выход которого соедийен с первым входом второго триггера, вторые входы триггеров обьединены и являются шестым входом блока, выход третьего элемента НЕ подключен к третьим входам первого н четвертого элементов И, второй выход элемента задержки соединен с третьим входом второго триггера, четвертый, пятый и шестой входы которого подключены соответственно к выходам второго, четвертого и пятого элементов И, вы" ходы элементов И, второго триггера и элемента ИЛИ являются выходами блока, На фиг,l изображена функциональная схема предложенного устройства; на фиг.2 и 3 — функциональные схемы блока местного управления и блока сравнения соответственно, варианты выполнения.

Предложенное устройство содержит (фиг.1) накопители 1 и 2 данных, груп. пу блоков 3 и 4 сравнения, формирователь 5 сигналов отказа, блоки 6 и 7 контроля, формирователь 8 управляющих сигналов, накопители 9 и 10 контроль- з иой информации, регистры 11 и 12, блок 13 управления. На фиг.! обозначены информационные и адресные 14, управляющие 15 — 17 входы и одни из выходов 18 устройства, Устройство содержит также блок 19 местного управле

35 ния и блок 20 сравнения. На фиг, l обозначены также другие выходы 21 и

22 устройства.

Блок 19 местного управления содер40 жит (фиг.2) элемент ИЛИ 23, элементы

НЕ 24 — 26 с первого по третий, элементы И 27 — 31 с первого по пятый, элемент задержки 32, первый 33 и второй 34 триггеры.

Блок 20 сравнения содержит (фиг..3) элементы 351, 35, 36 и 37 сравнения, элементы ИЛЙ 38 и 39, элементы НЕ 40 и 41, элементы И 42 — 53 и элементы

ИЛИ 54 — 59 число которых равно чисФ

50 лу разрядов в накопителях 1 и 2.

Предложенное устройство работает следующим образом.

При подготовке к работе в накопители 9 и 10 (фиг.)) . записываются, например, программным путем все "0" (или все ") "), представляющие собой информацию об отсутствии неисправных

790 6 ячеек в накопителях и 2, Для этого на входы накопителей 9 и 1 0 подаются последовательно все сочетания старших разрядов адреса ло входам 14, на входы блока 13 — сигналы запроса по входу 17, начальной установки по входу 15 и команды "Запись" по входу 16, на входы регистров 11 и 12 — сигналы запроса, При этом регистры 11 и 12 сбрасываются в. исходное состояние, блок )3 подает сигнал записи на накопители 9 и 10 в момент времени, последующий за установкой регистров 11 и 12 в исходное состояние. Содержимое регистров 11 и 12, соответствующее отсутствию неисправных ячеек накопителей 1 и 2, записывается таким образом в каждом такте по соответствующим адресам накопителей 9 и 10 до полного их заполнения.

B начале работы на входы накопителей 1 и 2 одновременно подаются сигналы кода адреса, числа, записисчитывания, запроса. После того, как записана необходимая информация, в тактах считывания при исправной работе накопителей 1 и 2 информация на

1 их выходах совпадает, поэтому с выходов блоков 3 и 4; проводящих поразрядное сравнение, считанная информация поступает на выходы 18.

Одновременно в каждом такте происхо- дит считывание начально записанной информации из накопителей 9 и 10 в регистры 11 и 12 и ее перезапись обратно по тем же адресам.

Для осуществления этого условия накопители 9 и 10 должны обладать ,!большим быстродействием, чем накопители 1 и 2, а блок 13 должен вырабатывать из сигнала запроса второй, сдвинутый во времени запрос для накопителей 9 и 10.

В случае неисправности одного из накопителей 1 и 2 произойдет несовпадение информации хоты бы в одном из разрядов, Сигнал несовпадения из блоков 3 и 4 поступит на формирователь 5, который вырабатывает сигнал запуска блока 19.

Блок 19 через элемент ИЛИ 23 (фиг.2) вырабатывает сигнал запуска блоков 6 и 7 контроля например, по модулю два. На входы блоков 6 и 7 подаются сигналы считывания из соответствующих накопителей 1, 2, 9 и 10, а также контрольный код, записанный

7 1164790 8 в дополнительном разряде каждого из . исправности. При этом вероятность понакопителей 1, 2, 9 и 10. явления двух отказов одновременно

Одновременно при запуске блока 19 крайне низка. Следовательно, неисппроисходит переключение триггера 33, равности появляются последовательно а через элемент ИЛИ 23 переключается во времени, т.е. одна из них должна второй триггер 34, что приводит к быть уже зафиксирована в одном из блокировке формирователя 8 и запрету накопителей 9 и 10. выработки строба считывания информа- . Рассмотрим работу устройства в ции, а также включается элемент 32 . случае, когда две неисправности воззадержки, сигнал с выхода которого )p никли в разных. накопителях 1 и 2 и поступает на одни из входов элемен- в разных разрядах. В этом случае фор.

/ f то в И 27-31. мирователь 5 и блоки 6 и 7 зафиксиНа другие входы элементов И 27-31 руют неисправности. При этом триггеры поступает информация,с блоков 6 и 7 33 и 34 переключатся, заблокируется непосредственно или через элементы )5 формирователь 8, запустится элемент

НЕ 24 и 26. При наличии одиночной задержки 32 и сработает элемент И 29. неисправности одного из накопителей Информация с выхода элемента И 29

1 (2) соответствующий блок 6 (7) вы- поступает на вход элементов И 42, 43, даст сигнал отказа накопителя 1 (2), 48 и 49 блока 20 (фиг.3 ). В блок 20 который установит в исходное состоя- 2О на входы элементов сравнения 35

1 в ние формирователь 5, через элемент 35 поступает информация с выходов

И 30 (31) переключит триггер 34, регистра 11 и блоков 3 и 4,.на входы вследствие чего разблокируется фор- элементов сравнения 36 и 37 — с вымирователь 8, а также поступит на ходов регистров 12 и блоков 3 и 4. управляющий вход соответствующего 25 регистра 11 (12), разрешая запись Допустим, что в накопителе 2 ра-. ииформации о неисправном разряде . нее произошла неисправностЬ, зафиксиполучаемой с выхода блоков 3 и 4, в рованная в накопителе 10 и регистре соответствующий разряд регистра . 12. В этом случае на элементах срав

11 (12) ° нения 36 и 37 произойдет совпадение

После записи в регистр 11 (12) ин-. во всех РазРЯДах, кРоме РазРЯда, где фо ма ии о неисп авном аз з вновь возникла неиспРавность (на выблокируется выход неисправного Раз- хоДе оДного из элементов сРавнениЯ ряда неисправного накопителя 1 (2) 36 и 37 буцет сигнал "1"). Поскольку и после выработки формирователем 8 срабатывание элемента И 29 Указывает задержанного строба произойдет счи- 35 на Две неиспРавности в Разных накопитывание истинной информации с выхо- телЯх 1 и 2 и РазРЯдах, эту информадов блоков 3 и 4 на выходы 18. цию с элементов сравнения 36 и 37 неОдновременно информация с выходов обходнмо записать в РегистР 11 и зарегистров )) и 12 будет перезаписана в соответствующие ячейки накопителей неисправности в накопителе 1. Запись

9 и 10 по второму для данного такта инфоРмации в РегистР 11 пРоизводитсигналу запроса, вырабатываемому бло- . ся через элементы И 42 и 43 и элеменком )3 после задержки на время вы- . ты ИЛИ 54 и 55. На первые входы элеполнения укаэанных выше операций ментов И 42 и 43 поступает информаПризнак записи в накопители 9 и )p циЯ из элемента И 29, на втоРые вхо45 вырабатывается также блоком )3 в каж- ды — чеРез элемент НЕ 40 с элемента дом такте после считывания в регист- .ИЛИ 38 (отсУтствие информации на выры ll и )2 информации, хранимой в на- ходе элемента ИЛИ 38 указывает,. что копителях 9 и 10. в накопителе 1 ранее неисправностей не было), на третьи — информация с

По мере появления последующих от- . элементов сравнения 36 и 37. казов происходит заполнение ячеек на- Если ранее неисправность была в копителей 9 и 10 информацией о не- накопителе 1, то информацию о вто,исправных разрядах и зонах накопите- рой неисправности нужно записать в лей 1 и 2. регистр 12 через элементы И 48 и 49

B процессе работы могут встретить- и элементы ИЛИ 56 и 57. ся и более сложные неисправности в Разряды регистров Il и !2, в ко" накопителях 1 и 2, например две не- . торых записана информация о неисправ9 11б47 костях накопителей I и 2, заблокируют соответствующие входы блоков 3 и 4. После завершения работы блока

20 и записи в регистры 11 (12) новой информации о .неисправностях, с второго выхода элемента задержки 32 происходит сброс триггера 34 и разблокировка формирователя 8.

При этом вырабатывается строб считывания, разрешающий считывание fp исправленной информации на выходы 18 и.запись информации из регистров 11 и 12 в накопители 9 и 10.

Если две яеисправности возникли в одних и.тех же ячейках и Разрядах . f5 обоих накопителей 1 и 2, блоки 3 и

4 не обнаружат неисправность. Поскольку в одном из накопителей, например 2 (1).,неисправность возникла ранее, в регистре 12 (11) появится информация о.неисправном разряде.

Эта информация через элемеят

ИМИ 39 (38) и элемент ИЛИ. 23 переключит триггер 34 и заблокирует формирователь 8 (триггер 33 в этом слу- 25 чае останется в сброшеяяом состоянии а также включят блоки 6 и 7, которые зафиксируют наличие неисправностей в обоих накопителях 1 и 2.

При этом срабатывает элемент И 28 и сигнал поступает на входы элементов

И 44, 45, 50 и 51 блока 20 и на.выход 21.

В блоке 20 сигнал несовпадения появится на тех из элементов сравнения 35 — 37, которые связаны с ре35

90 10 гистром 11 и 12, в котором отсутствует информация о неисправности, например на элементах 35 и 35

Через элементы И 44 и 45 и элементы ИЛИ 58 и 59 информация поступает на выход 22, указывая разряд, информация в котором должна быть проннвертирована.

Запись в регистр 11 (12) в этом случае не производится из-за необходимости подать на выходы 18 информацию с неисправного разряда одного из накопителей 1 (2) с последующим его инвертированием во внешнем арифметическом устройстве по сигналу с выхода 21.

Сигнал с выхода элемента И 28 переключит триггер 34, разблокирует формирователь 8 и произойдет считывание информации на выходы 18 °

Если две неисправности возникли в одном из накопителей 1 или 2, то блоки 3 и 4 выявят несовпадение в считанной информации, в блоке 19 сработают триггеры .33 и 34 и с выхода элемента И 27 поступит сигнал на входы элементов И 4б, 47, 52 и 53, в результате информация о неисправности запишется в регистр 11 или 12, Таким образом, в устройстве исправляются различные комбинации двойных ошибок.

Предложенное устройство обеспечивает более высокую надежность по сравнению с прототипом.! 2 64790

Составитель Т, Зайцева.

Редактор М.Дылын Техред Л,Мартяшова Корректор.Л.Пилипенко

Заказ 4 194/50 Тираж 584 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4