Параллельный накапливающий сумматор

 

ПАРАШгелЬНЬШ НАКАПЛИВАЮЩИЙ СУММАТОР, содержащий в каждом разряде триггер, прямой ВЫХОД которого соединен с выходом данного разряда сумматора, отличающийсятем , «тп. с целью увеличения его 4 быстродействия, в каждый разряд сумматора введен элемент НЕРАВНОЗНАЧНОСТЬ , причем счетный вход триггера i-ro разряда сумматора ,(,. ii) n - разрядность сумматора) соединен с ВЫХОДОМ элемента НЕРАВНОЗНАЧНОСТЬ того же разряда сумматора , прямой ВЫХОД триггера i-ro разряда сумматора соединен с первым входом элемента НЕРАВНОЗНАЧНОСТЬ (i + 1)-го разряда. сумматора, первый вход элемента НЕРАВНОЗНАЧНОСТЬ младшего разряда сумматора соединен с шиной нулевого потенциала сумматора, второй вход элемента НЕРАВНОЗНАЧНОСТЬ каждого разряда сумматора соединен с входом данного разряда сумматора, входы усСО тановки В.О триггеров всех разряCZ дов соединены с шино.й сброса сумматора .

СОЮЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

П 9) (I I ) 4(5)) G ОЬ Р 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТ0РСНОМУ СВИДЕТЕЛЬСТВУ (21) 3686443/24-24 (22) 06.01. 84 (46) 07.07.85. Бюл. К 25 (72) Л.П.Демин (53) 681,325.5(088.8) ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (56) 1. Справочник по цифровой вычислительной технике. Под ред. Б.Н.Малиновского. Киев, "Техника", 1974, с. 193, рис, 4,31.

2. Авторское свидетельство СССР

У 581470, кл. G Об F 7/50, 1975 (прототип). (54 ) (5 7 ) ПАРАЛЛЕЛЬНЫЙ НАКАПЛИВАЮЩИЙ

СУММАТОР, содержаций в каждом разряде триггер, прямой выход которого . соединен с выходом данного разряда сумматора, отличающийся . тем, что. е целью увеличения его быстродействия, в каждый разряд сумматора введен элемент НЕРАВНОЗНАЧНОСТЬ, причем счетный вход триггера

i— - го разряда сумматора (i=1 n)

n — разрядность сумматора) соединен с выходом элемента НЕРАВНОЗНАЧНОСТЬ того же разряда сумматора., прямой выход триггера i-го разряда сумматора соединен с первым входом элемента

НЕРАВНОЗНАЧНОСТЬ (i + 1)-го разряда. сумматора, первый вход элемента НЕРАВНОЗНАЧНОСТЬ младшего разряда сумматора соединен с шиной нулевого потенциала сумматора, второй вход элемента НЕРАВНОЗНАЧНОСТЬ каждого разряда сумматора соединен с входом данного разряда сумматора, входы установки в 1 0 триггеров всех разрядов соединены с шиной сброса сумматора.

Изобретение относится к автомат . ке и вычислительной технике и может быть использовано в цифровых вычис-. лительных машинах и в системах конт.роля и управления. 5

Известен. параллельный накапливаю- щий сумматор, содержащий в каждом разряде триггер со счетным входом, элемент И, элемент ИЛИ и элемент заДержки (1) .

Недостатком этого сумматора является низкое быстродействие, обусловленное наличием элемента задержки между разрядами сумматора.

Наиболее близким к изобретению 15 по технической сущности является параллельный накапливающий сумматор, содержащий в каждом разряде триггер, прямой выход которого соединен с выходом данного разряда сумматора, 20 а также элемент ИЛИ, элемент И нечетных и четнык разрядов и элемент задержки Я .

Недостатком известного сумматора 25 является низкое быстродействие, обусловленное наличием задержки при разцельном вводе четных и нечетных раз-. рядов операндов.

Цель изобретения — повышение быстродействия параллельного накапливающего сумматора.

Поставленная цель достигается тем, что в параллельном накапливаю-

35 щем сумматоре, содержащем в каждом разряде триггер, прямой выход которого соединен с выходом данного разряда сумматора, в каждый разряд сумматора введен элемент НЕРАВНОЗНАЧ- 4 .НОСТЬ, причем счетный вход триггера

i-ro разряда сумматора,(i =. 1, и, и .- разрядность сумматора) соединен с выходом элемента НЕРАВНОЗНАЧНОСТЬ того же разряда сумматора, прямой выход триггера i-го разряда сумматора соединен с первым входом элемента НЕРАВНОЗНАЧНОСТЬ (i + 1)-ro .разряда сумматора, первьй вход элемента НЕРАВНОЗНАЧНОСТЬ младшего раз.ряда сумматора соединен с шиной ну.левого потенциала сумматора, второй вход элемента НЕРАВНОЗНАЧНОСТЬ каждо о разряда сумматора соединен с входом данного разряда сумматора, входы установки в ".О" триггеров всех разрядов соединены с шиной сброса сумматора.

4 166099 2

На чертеже представлена функциональная схема параллельного накапливающего сумматора.

Сумматор содержит триггеры 1, элементы 2 НЕРАВНОЗНАЧНОСТЬ, шину 3 сброса, выходы 4 разрядов суммы и входы 5.разрядов операндов.

Сумматор работает следующим об-. разом.

Суммирование чисел начинается с команды "Сброс", которая подается на вход Э и устанавливает все триггеры сумматора в состояние "О". После чего на входы 5 сумматора подается. первое слагаемое. Все элементы НЕРАВНОЗНАЧНОСТЬ тех разрядов сумматора, в которых слагаемое содержит "1", устанавливаются в состояние "1".

При.этом триггеры остаются в прежнем состоянии. Триггеры изменяют свое состояние в том случае, когда элементы НЕРАВНОЗНАЧНОСТЬ соответствующих разрядов переходят из состояния

"1" в состояние "0", При следующем такте сигналы с выходов 4 сумматора снимаются, Элементы НЕРАВНОЗНАЧНОСТЬ, находящиеся в состоянии "1", пере.1 .ходят в состояние "0". Триггеры со1ответствующих разрядов переходят в состояние "1". Первое слагаемое будет записано в триггеры сумматора.

Сумматор подготовлен к приему второго слагаемого. Подача второго слагаемого на входы 5 сумматора вызывает изменение состояний тех элементов НЕРАВНОЗНАЧНОСТЬ, для которых разряд слагаемого содержит "1". Переход элементов НЕРАВНОЗНАЧНОСТЬ из состояния "1" в состояние "0" вызывает изменение состояния соответствующих триггеров,, что вызывает изменение состояний соответствуюших элементов НЕРАВНОЗНАЧНОСТЬ. Благодаря этим переключениям осуществляется предварительный пере- нос информации от младших разрядов к старшим. Снятие второго слагаемого вызывает аналогичные переключения, в результате которых триггеры сумма- . тора устанавливаются в состояния, соответствующие записи на триггерах ;сумматора суммы слагаемых.

По сравнению. с известным устройством предлагаемый сумматор обладает в 2,5 раза большим быстродействием, благодаря отсутствию в его составе, элементов задержки и введению элементов НЕРАВНОЗНАЧНОСТЬ.

Параллельный накапливающий сумматор Параллельный накапливающий сумматор 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх