Устройство для деления

 

УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ, содержащее блок задания кода делителя, счетчик делимого, счетчик частного, триггер, установочный вход которого соединен с выходом счетчика делимого , отличающееся тем, ч.то, с целью повышения быстродействия , в него введены по числу разрядов делителя преобразователи параллельного кода в последовательный и кодовый распределитель импульсов, содержащий элемент И, триэлемента ИЛИ, счетчик и дешифратор, информационные входы которого соединены с соответствующими выходами счетчика, а стробирующий вход - со счетным входом счетчика и с выходом элемента И, первый вход которого является информационным входом кодового распределителя импульсов, а второй его вход - управляющим, первый выход дешифратора является первым выходом кодоззого распределителя импульсов, второй и третий выходы дешифратора соединены с входами первого элемента ИЛИ, четвертый, пятый, шестой и седьмой выходы дешифратора соединены с входами второго элемента ИЛИ, выходы дешифратора с второго по девятый соединены с входами третьего элемента ИЛИ, выходы элементов ИЛИ являются соответственно вторым, третьим, и четвертым выходами кодового распределителя импульсов, десятый и одиннадцатый выходы дешифратора являются соответственно пятым и шестым выходами кодового распределителя импульсов, причем информационный вход кодового распределителя импульсов соединен с тактовым входом уст (Л ройства, управляющий вход - с выходом триггера, первые четыре вькода кодового распределителя импульсов соединены с информационными входами преобразователей параллельного кода L в последовательный, управляющие входы которых соединены с соответствующими разрядными выходами блока заО ) дания кода делителя, выходы преобра-. зователей параллельного кода в посО ледовательный соединены с соответ.ствующими входами счетчика делимого, управлякиций вход которого соединен с пятым выходом кодового распределителя импульсов и со счетным входом счетчика частного, выход которого является выходом устройства, установочный вход счетчика делимого соединен с шестым выходом кодового распределителя импульсов,, счетный вход триггера соединен с пусковым входом устройства. .

СОЮЗ СОВЕТСКИХ .СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (ll) 100 А

4(5l) G 06 F 7/52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2 l) 3594899/24-24 (22) 20.05.83 (46) 07.07.85. Бюл. )(25 (72) В.А.Китаев, P.Ï.Èèõàéëoâ и Н.A.Ðÿáêoâ (71) Опытное производственно-техническое предприятие "Уралчерметавтоматика" (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР

В 809176, кл. G 06 F 7/52, 1978.

2. Авторское свидетельство СССР

В 903867, кл. G 06 F 7/52, 1980 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ, содержащее блок задания кода делителя, счетчик делимого, счетчик частного, триггер, установочный вход которого соединен с выходом счетчика делимого, отличающееся тем,что, с целью повышения быстродействия, в него введены по числу разрядов делителя преобразователи параллельного кода в последовательный и кодовый раснределптель импульсов, содержащий элемент И, три элемента

ИЛИ, счетчик и дешифратор, информационные входы которого соединены с соответствующими выходами счетчика, а стробирующий вход — со счетным входом счетчика и с выходом элемента И, первый вход которого является информационным входом кодового распределителя импульсов, а второй его вход — управляющим, первый вьмод дешифратора является первым выходом кодового распределителя импульсов, второй и третий выходы дешифратора соединены с входами первого элемента

ИЛИ, четвертый, пятый, шестой и седьмой выходы дешифратора соединены с входами второго элемента ИЛИ, выходы дешифратора с второго по девятый соединенЬ) с входами третьего элемента ИЛИ, выходы элементов ИЛИ являются соответственно вторым, третьим, и четвертым выходами кодового распределителя импульсов, десятый и одиннадцатый выходы дешифратора являются соответственно пятым и шестым выходами кодового распределителя импульсов, причем информационный вход кодового распределителя импульсов соединен с тактовым входом устройства, управляющий вход — с выходом триггера, первые четыре выхода кодового распределителя импульсов соединены с информационными входами преобразователей параллельного кода в последовательный, управляющие вхо.ды которьм соединены с соответствующими разрядными выходами блока задания кода делителя, вьмоды преобра-. зователей параллельного кода в последовательный соединены с соответ.— ствующими входами счетчика делимого, управляющий вход которого соединен с пятым выходом кодового распределителя импульсов и со счетным входом счетчика частного, вьмод которого является выходом устройства, установочный вход счетчика делимого соединен с шестым выходом кодового распределителя импульсов,. счетный вход триггера соединен с пусковым входом устройства.

1166100

Недостатком известных устройств 55 является их невысокое быстродействие.

Цель изобретения — повышение быстродействия устройства.

Изобретение относится к вычислительной технике и может быть использовано для обработки результатов измерений в составе автоматических систем управления и контроля. 5

Известно устройство для деления, содержащее коммутатор, счетчик делимого, блок задания кода делителя, буферный счетик, блок фиксации окончания деления, блок сравнения и 30 счетчик частного Я .

Наиболее близким к изобретению по технической сущности является устройствр для деления, содержащее коммутатор импульсов, счетчик делимо-15 го, счетчик частного, блок задания кода делителя, блок сравнения, состоящий из и поразрядных узлов сравнения (и — число разрядов делителя), блок фиксации окончания де- 20 ления, первый и .второй. элементы ИЛИ, элемент задержки, счетчик и и элементов памяти, причем информационный вход коммутатора импульсов соединен с тактовым входом устройства, а вы- 25 ходы соединены с соответствующими .. разрядными входами счетчика делимого и входами первого элемента ИЛИ, выход счетчика делимого соединен с входом блока фиксации окончания ЗО деления, входы первой группы блока сравнения соединены с соответствующими разрядными выходами блока задания кода делителя, выход первого элемента ИЛИ соединен со счетным входом счетчика, вход установки в ноль которого соединен с выходом второго элемента ИЛИ, разрядные выходы счетчика сответственно соединены с входами второй группы блока 40 сравнения, выходы которого соединены соответственно с первыми входами элементов памяти, вторые входы которых объединены,и соединены с выходом элеменТа задержки, выход i-ro элемента памяти (i = 1, 2, ° ... n) . соединен с входом (i + 1}-ro разря-. да третьей группы блока сравнения, i-м входом второго элемента ИЛИ и с i-м управляющим входом коммутатора 50 импульсов, выход и-го элемента памяти соединен с входом счетчика частного и входом элемента задержки (2J .

Поставленная цель достигается тем, что в устройство, содержащее блок задания кода делителя, счетчик делимого, счетчик частного, триггер, установочный вход которого соединен с выходом счетчика делимого, введены по числу разрядов делителя преобразователи параллельного кода в последовательный и кодовый распределитель импульсов, содержащий элемент

И, три элемента ИЛИ, счетчик и дешифратор, информационные входы которого подключены к соответствующим информационным выходам счетчика, а стробирующий вход — к счетному входу счетчика и к выходу элемента И, первый вход которого является информационным входом кодового распределителя импульсов, а.второй его вход— управляющим, первый выход дешифратора является первым выходом кодового распределителя импульсов, второй и третий, выходы дешифратора соединены с входами первого элемента ИЛИ, четвертый, пятый, шестой и седьмой выходы дешифратора подключены к входам второго элемента ИЛИ, выходы дешифратора с второго по девятый соединены с входами третьего элемента ИЛИ, выходы элементов ИЛИ являются соответственно втбрым, третьим и четвертым выходами кодового распределителя импульсов, десятый и одиннадцатый выходы дешифратора являются соответственно пятым и шестым выходами рас,пределителя импульсов, причем информационный вход распределителя импульсов подключен к тактовому входу

t устройства, управляюший вход — к выходу триггера, первые четыре выхода кодового распределителя импульсов соединены с информационными входами всех преобразователей параллельного кода в последовательный, управляющие входы которых соединены с соответствующими разрядными выходами блока задания кода делителя, выходы преобразователей параллельного кода в последовательный соединены с соответствующими входами счетчика делимого, управляющий вход которого соединен с пятым выходом кодового распределителя импульсов и со счетным входом счетчика частного, выход которого является выходом устройства, установочный вход счетчика делимого подключен к шестому выходу кодового распределителя импульсов, счетный

1166 .вход триггера соединен с пусковым входом устройства.

На фиг. 1 изображена структурная схема устройства для деления 4-разрядного десятичного числа на 3-разрядное на фиг. 2 — пример выполнения кодового распределителя импульсов.

Устройство для деления (фиг. 1) содержит тактовый вход 1, пусковой вход 2, блок 3 задания кода делите- 10 ля, преобразователи 4. 1, 4.2 и 4,3 параллельного кода в последовательный соответственно для каждого раз-. ряда делителя, триггер 5, кодовый распределитель 6 импульсов, счетчик

7 частного, счетчик 8 делимого.

Блок 3 содержит счетчики 9, счетчик

8 содержит элементы ИЛИ 10, счетчики !

1, триггеры 12, элементы И 13.

Выходы блока 3 задания делителя 2О соединены с управляющими входами преобразователей 4 параллельного кода в последовательный, информационные входы которых соединены с выходами кодового распределителя 6 25 импульсов, информационный вход последнего подключен к тактовому входу

1 устройства, управляющий вход к выходу триггера 5, счетный вход которого подключен к пусковому входу

2 устройства, установочный вход триггера 5 соединен с выходом счетчика 8 делимого, управляющий вход которого подключен к пятому выходу кодового распределителя 6 импульсов

35 и счетному входу счетчика 7 частного, установочный вход — к шестому выходу кодового распределителя 6 импульсов, выходы преобразователей 4 параллельного кода в последовательный 4 подключены к соответствующим входам счетчика 8 делимого, два входа 14 и 15 блока 3 задания делителя являются информационными входами устройства (для записи значения. делителя в последовательном коде по входу 14. и в параллельном коде с информационных шин .15 по сигналу "Запись" ), выход счетчика 7 частного является выходом устройства.

Блок 3 задания кода делителя может быть выполнен, например, в виде счетчиков 9.1, ..., 9.3 (фиг.1), Счетный вход счетчика 9. 1 соединен с входом 14, на который информация о значении делителя вносится в последовательном коде, поразрядные входы счетчиков 9. 1, ..., 9.3 под100 4 ключены к входу. 15 устройства, на который информация поступает в параллельном коде и записывается сигналом по входу "Запись", выход счетчика 9. 1 соединен с счетным входом . счетчика 9.2, выход счетчика 9.2 подключен к счетному входу счетчика 9.3.

Преобразователи 4.1, ..., 4.3 параллельного кода в последовательный служат для поразрядного преобра-! зования параллельного двоично-десятичноГо кода делителя в последовательный и представляют собой для каждого двоично-десятичного разряда делителя четыре 2-входовых элемента И, выходы которых объединены по схеме ИЛИ.

Кодовый распределитель 6 импульсов предназначен для выработки распределенных во времени последовательностей импульсов для организации записи значения делителя в счетчик. 8 делимого в соответствии с заданными весами кода делителя и. состоит (фиг. 2) из элемента И 16, счетчика 17, дешифратора 18 и элементов ИЛИ 19. !

Первыи и второй входы элемента

И 16 являются сигнальными и управляющими входами кодового распределителя 6 импульсов соответственно, выход элемента И 16 соединен с счетным входом счетчика 17 и стробирующим входом дешифратора,18, информационные входы которого подключены к соответствующим выходам счетчика, первый выход дешифратора 18 является первым выходом кодового распределителя 6 импульсов, выходы дешифра гора

18 соединены с соответствующими входами элементов ИЛИ 19, выходы элементов ИЛИ 19 являются соответственно вторым, третьим и четвертым выходами. распределителя 6 импульсов, десятый и одиннадцатый выходы дешифратора 18 являются пятым и шестым выходами распредепителя 6 импульсов соответственно, Счетчик 8 делимого (фиг. 1) предназначен для записи значения делимого в последовательном или параллельном (не показано) коде и организации процесса деления. Счетчик 8 содержит элементы ИЛИ 10, декадные счетчики

11, триггеры 12, элементы И 13.

Устройство работает следующим образом.

5 11661

Поступающий по входу 2 сигнал (" Пуск деления") устанавливает триггер 5 в единичное состояние, сигнал с выхода которого запускает в рабо" ту кодовый распределитель 6 импульсов. . При этом тактовые импульсы с входа 1 через элемент И 16 (фиг. 2) поступают на вход счетчика 17. Импульсные последовательности с выходов распределителя 6 поступают на инфор- 10 мационные входы преобразователей 4 кода, на других входах которых присутствуют управляющие сигналы (разрешающие или запрещающие) с блока 3 задания кода делителя. 15

Преобразованный за один цикл работы распределителя 6 импульсов блоками параллельный код в последовательный для каждого разряда делителя с выхода преобразователей 4 20 поступает на вычитающие входы соответствующих разрядов счетчика 8 делимого. За девять первых тактовых импульсов, поступающих на вход кодового распределителя 6 импульсов, иэ 25 значения делимого в счетчике 8 вычтется значение делителя. При переходе цикла вычитания в одном иэ разрядов (или обоих) счетчика 8 (в счетчиках 11.1 и 11.2) значения чеpcs "0", соответствующий триггер

12. 1 и 12.2 запомнит этот переход, а импульсом с распределителя Ь по шине "Выход 5" на элементы И 13.1 и 13.2 на их выходах сформируется счетный импульс заема из соответствующего следующего старшего разряда счетчика 8., импульсом по шине

"Выход 6" триггеры 12. 1 и 12.2 установятся в исходное нулевое состоя- 40 ние. Таким образом, производится

00 одноразовое вычитание значения делителя, хранящегося в блоке 3 иэ значения делимого в счетчике 8 эа цикл работы распределителя 6 импульсов, и один импульс по шине "Выход

5" поступает на счетный вход счетчика 7 частного. Далее распределитель

6 отрабатывает второй цикл, третий и т.д. Процесс вычитания производится до тех пор, пока не произойдет переход значения через "0 в счетчике 11.4,ïî сигналу с выхода которого триггер 5 устанбвится в состояние "0" и запретит работу кодового распределителя 6.

На этом процесс деления закончится и в счетчике 7 частного зафиксируется значение результата деления двух чисел. При необходимости увеличения точности или уменьшения дискретности результата деления, нужно значение делимого в счетчике

8 записать с сдвигом на соответствующее количество разрядов в сторону старших разрядов.

Весь процесс деления производится за m циклов работы распределителя Ь, независимо от значений (разрядности) делимого и делителя, т.е. за 12 m тактов, где m — результат деления.

Таким образом, введение в предлагаемое устройство кодового распределителя импульсов и поразрядных преобразователей параллельного кода в последовательный позволяет повысить быстродействие работы предлагаемого устройства по сравнению с известным в(9/12) К раз (К вЂ” количество разрядов делителя), например для 4-разрядного делителя в 3 раза.

1166300

II66l00

Составитель В.ГУсев

Техред A.Вабинец Корректор А.Обручар

Редактор Г.Волкова

Заказ 4310/43 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r Ужгород, ул. Проектная, 4