Многоканальное устройство приоритета
МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ПРИОРИТЕТА, содержащее в каждом канале три элемента И, триггер, элемент задержки, элемент НЕ, причем каждый /-Й запросный вход устройства (t 1, ...,п , где h - число запросов) соединен с первым входом первого . . элемента Иi-го канала, второй вход первого элемента И каждого канала соединен с выходом элемента задержки своего канала, единичный выход триггера канала соединен с входом элемента НЕ своего канала, выходы элемен- . тов НЕ каналов соединены с выходом запрета устройства, выход второго элемента И каждого канала является соответствующим сигнальным выходом устройства, выход первого элемента И соединен с единичным входом триггера своего канала, отличающеес я тем, что, с целью поввшения надежности за счет исключения возможности появления ложных сигналов на выходе устройства и повышения его быстродействия, оно содержит в каждом канале группу элементов ИНЕ , группу элементов сложения по модулю , два, причем в каждом канале стробирующий вход устройства соедиг / % нен с первыми входами всех элементов И-НЕ группы и с первым входом третьего элемента И, каждый i -и вход 4-й группы кодовых входов устройства соединен с вторым входом i -го элемента И-НЕ группы i -го канала и с первым входом 1-го элемента ело жения по модулю два группы i -го канала , выходы 1-х элементов И-НЕ группы каналов объединены по схеме ИЛИНЕ , соединены с i -м информационным выходом устройства и с вторым входом J -го элемента сложения по модулю два, каждый 1-й запросный вход устройства соединен с третьими входами элементов И-НЕ группы i -го канала, с вторым входом третьего элемента И (Л и с асинхронным нулевым входом триггера 1 -го канала, выход каждо.го i -го элемента сложения по модулю два (i n, ..., 2) соединен с соответствующим входом (i-l)-ro и следующих элементов И-НЕ группы и с соответствующим входом третьего элемента И а своего канала, выход третьего элемена та И соединен с первым входом второго элемента И своего канала, с синхронизируемым нулевым входом триггера своего канала, выход запрета устройства соединен с третьим входом первого элемента И каждого канала, единичный выход триггера канала соединен с входом элемента задержки, с соответствующим входом третьего элемента И, с соответствующими входами элементов И-НЕ группы своего канала, выход элемента задержки соединен с синхронизирующим входом триггера своего канала, и с вторым входом второго элемента И своего канала, выход первого элемента сложения по модулю
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН
„„SU 116611
4 - ОПИСАНИЕ ИЗОБРЕТЕНИ, M ABT0PCHOMY СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЦЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3621062/18-24 (22) 14.07.83 (46) 07.07.85. Бюл. Ф 25 (72) А.А.Опришко, В.А.Бедчер и В.И.Белей Ф (71) Грозненское научно-производственное объединение "Промавтоматика" (53) 681. 325 (088. 8) (56) Авторское свидетельство СССР 11 807298, кл. С 06 F 9/46, 1982. Авторское свидетельство СССР Н 798839, кл. Г 06 Р 9/46, 1981. (54) (5 7) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ПРИОРИТЕТА, содержащее в каждом канале три элемента И, триггер, элемент задержки, элемент НЕ, причем каждый /-й запросный вход устройства (= =1, ..., п, где и — число запросов) соединен с первым входом первого .элемента И j -го канала, второй вход первого элемента И каждого канала соединен с выходом элемента задержки своего канала, единичный выход триггера канала соединен с входом элемента НЕ своего канала, выходы элемен- . тов HE каналов соединены с выходом запрета устройства, выход второго элемента И каждого канала является соответствующим сигнальным выходом устройства, выход первого элемента И соединен с единичным входом триггера своего канала, о т л и ч а ю щ е е " с я тем, что, с целью поввпвения надежности за счет исключения возможности появления ложных сигналов на выходе устройства и повьппения его быстродействия, оно содержит в каждом канале группу элементов ИНЕ, группу элеме н тов сложения по модулю. два, причем в каждом канале стробирующий вход устройства соединен с первыми входами всех элементов И-НЕ группы и с первым входом третьего элемента И, каждый 1 — и вход < -й группы кодовых входов устройства соединен с вторым входом < --го элемента И вЂ” НЕ группы i -го канала t и с первым входом 1 — го элемента сложения по модулю два группы e -ro канала, выходы 1-х элементов И-HE группы каналов объединены по схеме ИЛИНЕ, соединены с -м информационным выходом устройства и с вторым входом t -го элемента сложения по модулю I два, кажцый < -й запросный вход устройства соединен с третьими входами элементов -HE группы -го канала, с с вторым входом третьего элемента И и с асинхронным нулевым входом триггера t -го канала, выход каждого 1 -го элемента сложения по модулю два 1 (1= и, ..., 2) соединен с соответствующим входом (1-1)-ro и следующих элементов И-НЕ группы и с соответствующим входом третьего элемента И своего канала, выход третьего элемен- ф та И соединен с первым входом второго элемента И своего канала, с синхро- ®, низируемым нулевым входом триггера своего канала, выход запрета Устройства соединен с третьим входом первого элемента И каждого канала, единичный выход триггера канала соединен с входом элемента задержки, с соответствующим входом третьего элемента И, с соответствующими входами элементов И-НЕ группы своего канала, выход элемента задержки соединен с синхронизирующим входом триггера своего канала, и с вторым входом второго элемента И своего канала, выход первого элемента сложения по модулю 1166112 дом третьего канала. два группы в каждом канале соединен с соответствующим вхоэлемента И своего Изобретение относится к вычислительной технике и предназначено как для взаимного исключения доступа нескольких процессоров к общему pecyp- . су, так и для выбора одного из запросов прерывания процессора, выра- 5 батываемых переферийными устройствами. Целью изобретения является повышение надежности устройства за счет исключения возможности появления ложных сигналов на выходе устройства и повышение его быстродействия. Приоритетный код канала — двоичный нормальный код, причем приоритет растает с увеличением неотрица тельного целого представляемого кодом числа. I. Задержка, выполняемая элементом задержки, должна быть не менее суммы максимальных времен задержки распространения в элементе НЕ, по ши" не захвата, s триггере, в элементе ИНЕ, по кодовым входам, в элементе сложения по модулю два и в первом элементе И. На чертеже показана структурная схема предлагаемого устройства. Устройство содержит информационные выходы 1 устройства, выход 2 запрета устройства, каналы 3, а в каждом канале — стробирующий вход 4, кодовые входы 5 устройства, запросный вход 6 устройства, сигнальный выход 7 устройства, элементы 8 сложения по модулю два, элементы ИНЕ 9, элемент И 10, элемент И 11, ° триггер 1 2, элемент 13 задержки, элемент НЕ 14, элемент И 15. Процес,соры или периферийные устройства могут быть соединены с каналами посред- 40 ством запросного входа, сигнального выхода, во втором случае процессор, (или процессоры) подключаются к выходам 1 для получения кода периферийно" го устройства и к шине 2. (через эле-. мент задержки) для получения запроса прерывания. Приоритетный код в каждом кацале может быть постоянным или ; переменным, но в любой момент времени коды любых двух каналов не должны совпадать. Стробирующий вход 4 может быть использован для маскирования каналов. Устройство работает следующим образом. В исходном состоянии на всех выходах 1 и шине 2 — высокий потенциал, триггеры 12 всех каналов 3 сброшены, на входах 6 и выходах 7 высокий потенциал. Это состояние сохраняется до появления запроса, т.е. высокого потенциала на стробирующем 4 и запросном входе 6 хоть в одном канале. ! При появлении в канале запроса от. крывается элемент И 11 и снимается запрет на переход триггера 12 в единичное состояние. В каждом канале, получившем запрос при высоком потенциале на шине 2, единичный сигнал с выхода элемента И 11 устанавливает триггер 12 в единичное состояние, а единичный сигнал с выхода этого триггера открывает элементы И-НЕ 9 для участия в соревновании через элемент НЕ 14 устанавливает низкий потенциал на шине 2, что препятствует прочим каналам принять участие в соревновании. Соревнованием является переходный процесс, в ходе которого каждый канал подает на выход 1 инверсный сигнал со входа 5, если инверсное содержимое выходов 1 равно значениям кодовых разрядов. Если при -этом хоть один канал подает на выход 1 низкий потенциал, то он и устанавливается на выходе 1, иначе на этом выходе будет высокий потенциал. При этом каналы, имеющие на входе 5 низкий потенциал, проигрывают соревнование, если выход 1 содержит низкий потенциал. Канал, выигравший соревнование, имеет высокий потенциал на выходах всех своих элементов сложения по модулю Составитель М. Кудряшев Редактор Г. Волкова Техред M. Гергель Корректор С. Черни Заказ 43» /44 Тираж 7,10 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 Филиал ППП "Патент", r.Óæãopoä, ул.Проектная, 4 3 11661 два 8 и на выходе элемента И 10. Еди" ничный сигнал на. выходе элемента 13 задержки, появляется не ранее, чем окончится процесс соревнования. Если, при этом имеется высокий потенциал на выходе элемента И 10, то через элемент И 15 выдается разрешение в виде высокого потенциала на выходе 7, на шине 2 сохраняется низкий потенциал и это состояние сохраняется до .1р освобождения ресурса. Если канал проиграл соревнование; то единичный сигнал на выходе элемента 13 задержки и нулевой сигнал на выходе элемента И 10 сбрасывают триггер 1 2, а первый из них держит элемент И 11 закрытым во избежание восприятия ложного единичного сигнала на выходе элемента 13 задержки 12 ф. элементом И 15 при последующем соревновании. Нулевой сигнал с выхода триггера 12 закрывает элементы И-НЕ 9, Если канал, занявший доступ к ресурсу, получает сигнал е го освобождения в виде низкого потенциала на запросном входе 6, то в этом канале закроются элементы И-НЕ 9,. сбрасывается триггер 12, на выходе элемента И 10 появляется нулевой сигнал, что через элемент И 15 снимает сигнал разрешения с выхода 7 и через элемент НЕ 14 подает на шину 2 высокий потенциал. Это позволит прочим каналам с запросами начать очередной процесс copes"" нования. Применение изобретения позволяет повысить надежность и быстродействие устройства. t Г,. I Itl П Глеба
