Устройство для сопряжения источника и приемника информации

 

УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ИСТОЧНИКА И ПРИЕМНИКА ИНФОРМАЦИИ, . содержащее блок оперативной памяти, информационный вход которого является информационным входом устройства , а группа выходов соединена с группой информационных входов коммутатора , первый элемент задержки и второй элемент задержки, вход которого соединен с входом синхронизации считывания устройства, отличающееся тем, что, с целью расширения области применения устройства , в него введены два регистра , схема сравнения, элемент И, формирователь импульсов, два элемента ИЛИ и элемент ИЛИ-НЕ, причем адресный вход и вход синхронизации блока оперативной памяти являются соответственно адресным входом записи устройства, адресный вход коммутатора является адресным входом считывания устройства, а выход соединен с информационными входами первого и второго регистров, синхровходы KOTopbtx подключены соответственно к выходам первого и второго элементов ИЖ, а выходы - соответс твенно к первому и второму входам схемы сравнения, выходом соединенной с первым входом элемента И, выход которого подключен к входу формирователя импульсов, выходом соединенного с первым входом первого элемента ИЛИ и через первый элемент задерж (Л ки - с первым входом второго элемента ИЛИ, второй вход которого подключен к выходу второго элемента задержки и первому входу элемента U ШШ-НЕ, выход которого соединен с вторым входом элемента И, а второй вход - с вторым входом первого эле9 мента ИЛИ и входом синхронизации б считывания устройства, выход первого регистра является информационным выходом устройства.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТ ИЧЕО.(ИХ

РЕСПУБЛИК (19) (1!) 4(() 5 06 F 13/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТ0РСНОМУ СВИДЕТЕЛЬСТВУ

21) 3695605/24-24

° °

22) 30.01.84 (46) 07.07.85. Бюл. Ф 25 (72) Г,Е.Кривошеин и А.А.Лоскутов (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР

У 656049, кл. 5 06 F 3/04, 1977..

2. Авторское свидетельство СССР

В 752321, кл. 4 06 F 3/04, 1978 (прототип), (54)(57) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ

ИСТОЧНИКА И ПРИЕМНИКА ИНФОРМАЦИИ, содержащее блок оперативной памяти, информационный вход которого является информационным входом устройства, а группа выходов соединена с группой информационных входов коммутатора, первый элемент задержки и второй элемент задержки, вход которого соединен с входом синхронизации считывания устройства, о т л и— ч а ю щ е е с я тем, что, с целью расширения области применения устройства, s него введены два регистра, схема сравнения, элемент И, формирователь импульсов, два элемента ИЛИ и элемент ИЛИ-НЕ, причем адресный вход и вход синхронизации блока оперативной памяти являются соответственно адресным входом записи устройства, адресный вход коммутатора является адресным входом считывания устройства, а выход соединен с информационными входами первого и второго регистров, синхровходы которых подключены соответственно к выходам первого и второго элементов ИЛИ, а выходы — соответственно к первому и второму входам схемы сравнения, выходом соединеннои с первым входом элемента И, выход которого подключен к входу формирователя импульсов, выходом соединенного с первым входом первого элемента

ИЛИ и через первый элемент задержки — с первым входом второго элемента ИЛИ, второй вход которого подключен к выходу второго элемента задержки и первому входу элемента

ИЛИ-НЕ, выход которого соединен с вторым входом элемента И, а второй вход — с вторым входом первого элемента ИЛИ и входом синхронизации считывания устройства, выход первого регистра является информационным выходом устройства.

1 11

Изобретение относится к вычислительной технике и может быть использовано в системах обмена данными в качестве устройства сопряжения различных по скоростным характеристикам источников и приемников информации. .. Известно устройство для сопряжения, содержащее триггер,- элементы И, элемент ИЛИ, регистр сдвига. элемент

HR, дешифратор адреса, формирователь схему сравнения, дешифратор кода запроса, коммутатор каналов f1) .

К недостаткам этого устройства относятся низкое быстродействие, Г обусловленное необходимостью ожидания совпадения адресного. кода требуемой информации с адресным кодом принимаемой информации, а также невысокая. надежность иэ-за отсутствия контроля работы.

Наиболее близким к изобретению по технической сущности является устройство для сопряжения, содержащее блок оперативной памяти, информационный вход которого является информационньич входом устройства, адресный вход подключен к выходам элементов ИЛИ группы, вход синхронизации записи через элемент задержки записи подключен к входу синхронизации записи устройства, суммирующим входам счетчика записи и реверсивного счетчика и первому входу триггера, а выход — к информационно. му входу коммутатора чтения, выход которого является информационным выходом устройства, а управляющий вход через элемент задержки считывания соединен с входом синхронизации считывания, вторым входом триггера, суммирующим входом счетчика записи и вычитающим входом реверсивного .счетчика, выход которого через дешифратор нуля соединен с блокирующим входом элементов И первой группы, группы входов элементов И первой и второй групп подключены соответственно к выходам счетчика считывания и счетчика записи, управляющие входы — соответственно к первому и второму выходам триггера, а выходы — соответственно к входам элементов ИЛИ группы (2 .

Недостаток известного yc poécòâà .состоит в ограниченной области при.менения, так как устройство не обеспечивает доступ к произвольным ячей66125

5

ЗО

45 кам блока оперативной памяти при записи и считывании информации.

Целью изобретения является расширение области применения устройства.

Ноставленная цель достигается тем, что в устройство, содержащее блок оперативной памяти, информационный вход которого является информационным входом устройства, а группа выходов соединена с группой информационных входов коммутатора, первый элемент задержки и второй элемент задержки, вход которого соединен с входом синхронизации считывания устройства, введены два регистра, схема сравнения, элемент

И, формирователь импульсов, два элемента ИЛИ и элемент ИЛИ-НЕ, причем адресный вход и вход синхронизации блока оперативной памяти являются соответственно адресным входом записи и входом синхронизации записи устройства, адресный вход коммутатора является адресным входом считывания устройства, а выход соединен с информационными входами первого и второго регистров, синхровхады которых подключены соответственно к выходам первого и второго элементов ИЛИ, а выходы — соответственно к первому и второму входам схемы сравнения, выходом соединенной с первым входом элемента И, выход которого подключен к входу формирователя импульсов, выходом соединенного с первым входом первого элемента

ИЛИ и через первый элемент задержки - с первым входом второго элемента ИЛИ, второй вход которого подключен к выходу второго элемента задержки и первому входу элемента

ИЛИ-НЕ, выход которого соединен с вторым входом элемента И, а второй вход - c вторым входом первого элемента ИЛИ н входом синхронизации считывания устройства, выход первого регистра является информационным выходом устройства.

На фиг.1 представлена блок-схема предлагаемого устройства; на фиг.2— временные диаграммы работы устройства (нумерация сигналов соответствует нумерации элементов, с выходов которых данные сигнала снимаются).

Устройство содержит (фиг.1) блок 1 оперативной памяти, коммутатор 2, регистры 3 и 4, схему 5 сравнения, элемент И 6, формирователь 7 импуль-, 3 са (одновибратор), элементы 8 и 9 задержки, элементы ИЛИ 10 и 1 ., элемент ИЛИ-НЕ 12, информационный вход

13, шину 14 входа синхронизации за- писи, шину 15 адресного входа записи, шину 16 адресного входа .считывания, шину 17 входа синхронизации считывания, информационный выход 18 устройства.

Устройство работает следующим об- 10 разом.

Сигналом начала работы устройства служит включение питающего напряжения. При этом обнуляется блок 1 оперативной памяти, построенный на ос- 15 нове регистров. Информация источника, принимаемая в виде параллельного кода на информационный вход 13, по синхроимпульсу записи, поступающему по шине 14, записывается в 20 ячейку блока 1 оперативной памяти, определяемую кодом адреса записи, принимаемым по шине 15 °

Приемник информации по шике 16 задает адрес опрашиваемой ячейки блока 1 оперативной памяти, в соответствии с которым информация данной ячейки поступает через коммутатор 2 на входы регистров 3 и 4. Запись информации в регистр 3 происхо- З0 дит по переднему фронту синхроимпуль- . са считывания, который выдается приемником информации по шине 17 и через элемент ИЛИ 10 поступает на синхровход регистра 3. Запись информации в регистр 4 происходит по переднему фронту задержанного синхро.импульса считывания, поступающего на синхровход регистра 4 через элемент 9 задержки и элемект ИЛИ 11. При этом на выходе схемы 5 сравнения выраба- . 40 тывается импульс единичного .уровня, соответствующий несовпадению информации в регистрах 3 и 4. Начало этого импульса совпадает с передним фронтом синхроимпульса считывания, а окончание — с передним фронтом задержанного синхроимпульса считывания. На выходе элемента И 6 поддерживается нулевой уровень, так как он блокируется сигналом нулевого уровня с выхода элемента ИЛИ-HE 12 на время от момента начала синхро-. импульса считывания до момента окончания задержанного синхроимпульсасчитывания.

1166

25,л,,,л сне 9 "н> "8 "9 > "9+ и "Д

S0 где с — время задержки элемен

Ввиду того, что источник и приемник информации могут работать на

125 4 произвольных частотах, неизбежно возникновение ситуаций, при которых запись информации в одну из ячеек блока 1 оперативной памяти происходит во время вывода информации данной ячейки для записи ее в регистры 3 и

4. Если при этом передний фронт синхроимпульса считывания совпадает по времени с переходным процессом, возникающим в опрашиваемой ячейке в момент смены информации, то в регистр 3 записывается искаженная информация (фиг.2а), тогда как в регистр 4, в данном случае, запись происходит после окончания переходного процесса. В результате этого сигнал несравнения удерживается на выходе схемы 5 сравнения после записи информации в регистр 4. После .окончания задержанного синхроимпульса считывания сигнал с выхода схемы 5 сравнения через элемент И 6 поступает на вход. одновибратора 7.

По переднему фронту этого сигнала одновибратор 7 вырабатывает импульс, равный по длительности синхроимпульсу считывания, который через элемент

ИЛИ 10 поступает на синхровход ре гистра 3, а также через элемент 8 задержки и элемент ИЛИ 11 — на синхровход регистра 4. Таким образом, осуществляется повторная запись, после которой в регистрах 3 и 4 оказывается правильная информация.

На фиг.2б приведен случай, когда информация искажается при записи в регистр 4. При этом также происходит повторная запись. Кроме того, . при записи в один из регистров 3 или 4 информация может быть искажена в результате воздействия импульсной помехи. И в этом случае аналогичным образом происходит исправление искаженной информации.

Для нормальной работы устройства необходимо выдержать следующие временные соотношения: та 8 задержки, — время задержки элемента 9 задержки, л с — длительность переходного процесса или помехи; гЪ -длительность синхроимпульса считывания, 1166125

S сэ — допустимое время задержки установления. информации на выходе устройства после окончания синхроимпуль- са считывания (задается S условиями обмена с приемником информации).

К выходу элемента И 6 может быть подключен элемент индикации, включе-. ние которого будет свидетельствовать о том, что повторная запись не устраняет ошибку, стало быть она вызвана не случайным сбоем, а выходом из строя элементов устройства.

Таким образом, предлагаемое устройство обеспечивает произвольный доступ к ячейкам памяти при обмене между источником и приемником ин/ формации, работающими на произвольных частотах. Кроме того, предлагаемое устройство имеет более высокую надежность благодаря обеспечению непрерывного контроля передаваемой информации н возможности опера— тивного исправления ошибок, вызванных случайными сбоями, путем организации повторной записи.,116б125 ауемдаФ щюцесе им аварка

Составитель В.Вертлиб

Техред И.Гергель Корректор С.Черни

Редактор А;Шишкина

Заказ 4312/45 Тираж 7ФО

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

133035 Москва Ж-35 Ра ская наб. . 4/5

Подписное

Ф Э э,У д

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4