Устройство обработки сигналов

 

УСТРОЙСТВО ОБРАБОТКИ СИГНАЛОВ , содержащее пороговый блок и последовательно включенные синхронизатор, временной дискретизатор и блок памяти, N выходов которого соединены с соответствующими N входами дещифратора, при этом первый выход синхронизатора соединен с управляющим входом блока памяти, отличающееся тем, что, с целью увеличения помехозащищенности, введены элемент И и элемент ИЛИ, при этом выход порогового блока соединен с вторым входом временного дискретизатора через элемент И, а второй выход синхронизатора соединен с вторым входом элемента И через элемент ИЛИ, второй вход которого соединен с соответствующим выходом блока памяти.

СОЮЗ СОВЕТСКИХ . СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„Би„„1167556

С О1 S 7/3О

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР пО делАм изОБРетений и ОткРытий

»» .

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3316309/18-09 (22) 10.07.81 (46) 15.07.85. Бюл. № 26 (72) Г. Б. Гофман, А. С. Ревякин, В. В. Славянинов и Ю. А. Нарежный (53) 621.396.96 (088.8) (56) 1. Патент Японии № 49 — 18039, кл. G 01 $7/32, опублик. 07.05.74.

2. Попов Г. П. Технические методы обработки и отображения радиолокационной информации, ВМОЛА, 1973, с. 131, рис. 3.24 (прототип). (54) (57) УСТРОЙСТВО ОБРАБОТКИ СИГНАЛОВ, содержащее пороговый блок и последовательно включенные синхронизатор, временной дискретизатор и блок памяти, N выходов которого соединены с соответствующими N входами дешифратора, при этом первый выход синхронизатора соединен с управляющим входом блока памяти, отличающееся тем, что, с целью увеличения помехозащищенности, введены элемент И и элемент ИЛИ, при этом выход порогового блока соединен с вторым входом временного дискретизатора через элемент И, а второй выход синхронизатора соединен с вторым входом элемента И через элемент ИЛИ, второй вход которого соединен с соответствующим выходом блока памяти.

1167556

10

25

Изобретение относится к радиотехнике и и может использоваться в импульсных радиолокационных станциях и системах связи для выделения регулярного видеосигнала на фоне шумовых и несинхронных помех.

Известно устройство обработки сигналов, содержащее синхронизатор и последовательно включенные пороговый блок, временной дискретизатор, блок памяти и дешифратор, при этом выход синхронизатора соединен с вторым входом дискретизатора (1).

Однако известное устройство имеет низкую помехозащищенность.

Наиболее близким техническим решением к изобретению является устройство обработки сигналов, содержащее пороговый блок и последовательно включенные синхронизатор, временной дискретизатор и блок памяти, N выходов которого соединены с соответствующими из N входов дешифратора, при этом первый выход синхронизатора соединен с управляющим входом блока памяти (2).

Однако известное устройство имеет низкую помехозащищенность, что обусловлено зависимостью помехозащищенности от объема блока памяти, который всегда имеет конечную величину.

Цель изобретения — увеличение помехозащищенности.

Поставленная цель достигается тем, что в устройство обработки сигналов, содержа-. щее пороговый блок и последовательно включенные синхронизатор, временной днскретизатор и блок памяти, N выходов которого соединены с соответствующими из N входами дешифратора, при этом первый выход синхронизатора соединен с управляющим входом блока памяти, введены элемент И и элемент ИЛИ, при этом выход порогового блока соединен с вторым входом временного дискретизатора через элемент И, а второй выход синхронизатора соединен с вторым входом элемента И через элемент ИЛИ, второй вход которого соединен с соответствующим выходом блока памяти.

На фиг. 1 приведена структурная электрическая схема предложенного устройства; на фиг. 2 — эпюры, поясняющие работу предложенного устройства.

Устройство обработки сигналов содержит пороговый блок 1, синхронизатор 2, временной дискретиза ор 3, блок 4 памяти, дешифратор 5, эАемент ИЛИ 6 и элемент И 7.

Устройство обработки сигналов работает следующим образом.

11ринятые сигналы (фиг. 2а) квантуются по амплитуде в пороговом блоке 1 (фиг. 2б) и поступают на один из входов элемента

И 7.

Управление временным дискретизатором

3 и блоком 4 памяти осуществляется синхронизатором 2. На его первом выходе в каждом периоде следования (фиг. 2в) формируется пачка тактовых импульсов (фиг. 2г).

Число импульсов в пачке должно быть равно числу запоминающих ячеек в одной ступени блока 4 памяти (например десяти).

Благодаря этому каждая ступень памяти обеспечивает задержку информации на один период следования.

Длительность пачки (фиг. 2г) определяет зону по дальности, в которой запоминается информация, и должна быть меньше периода следования. На втором выходе синхронизатора 2 в каждом m-ом периоде следования формируется строб разрешения (фиг. 2д, m = 4).

Элемент И 7 пропускает на вход временного дискретизатора 3 (фиг. 2ж) только те квантованные по амплитуде сигналы, во время действия которых существуют сигналы разрешения (фиг. 2е) на втором входе элемента И 7, который присоединен к выходу элемента ИЛИ 6.

Элемент ИЛИ 6 объединяет сигналы строба разрешения (фиг. 2д) со второго выхода синхронизатора 2 и сигналы обратной связи с выхода R-ой ступени задержки блока 4 памяти (фиг. 2к, R = 3). Сигналы обратной связи задержаны на R периодов относительно периода, когда было разрешено их запоминание (фиг. 2ж).

На фиг. 2 показаны пятнадцать (О-XIV) периодов следования, в тринадцати периодах имеется отраженный от цели сигнал, имеющий во всех периодах следования одинаковую задержку (4= a= ... = д).

Как видно из эпюр (фиг. 2б и 2е), входная информация о цели проходит через элемент И 7 и записывается в блок 4 памяти (фиг. 2ж) в I, V, IX периодах следования благодаря стробу разрешения (фиг. 2д), а в IV, VII, VIII, Х, XI, XII периодах следования благодаря сигналу обратной связи (фиг. 2к). В XIII u XIV.ïåðèîäàõ следования входная информация отсутствует в момент действия сигнала разрешения (фиг. 2б и фиг. 2е), поэтому отсутствует на входе временного дискретизатора (фиг. 2ж).

В Xl, XII, XIII периодах следования выполняется логика дешифратора 5 (IE (в примере 1 = 4) и вырабатывается выходной сигнал устройства (фиг. 2м).

Из эпюр (фиг. 2 а-м) следует, что выпадение импульсов во входной последовательности в О, 11, Ш и VI периодах следования не скажется на выходном эффекте, так как эти входные сигналы не принимают участия в работе. Но после выпадения хотя бы одного импульса в остальных периодах следования (в 1, IV, V, Vll, Ч1П, IX, Х, Xl) потребуется практически непрерывная пачка сигнала не менее, чем в II периодах следования, для появления хотя бы одного сигнала на выходе.

1167556

Сравнительный анализ известного и предложенного устройств показал, что увеличение числа импульсов в пачке, участвующих в обработке (в примере из восьми периодов следования), и многократное их использование увеличивают помехозащищенность предложенного устройства по сравнению с!

Z (ХП IXV (ДУ цт,Г (л7 Дг I у Я Я1 I gg (Q 1 Х ! ! ! ( (1 I ! I (!! (1 (Г Т1

В

I! (! !

I !!

3 ! !! 1 ( и 1

I ! к! ( ((! ( (I uz.2

Составитель В. Иванов

Техред И. Верес Корректор Л. Пилипенко

Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, ж — 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Редактор А. Долинич

Заказ 4433 45 о ( Й

A (А

Е!

I известным. Выполнение указанного условия непрерывности пачки сигналов оказывается маловероятным событием для несинхронных помех, что и обуславливает высокую

5 помехозащищенность предложенного устройства без увеличения числа ступеней задержки в блоке 4 памяти.! (! (