Устройство для сравнения двоичных чисел

 

УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ДВОИЧНЫХ ЧИСЕЛ, содержащее элементы И, ИЛИ, триггеры, первый и второй кольцевые сдвигающие регистры, выходы старших разрядов которых соединены с первыми входами первого и второго элементов И соответственно, вторые входы которых соединены с инверсными выходами старших разрядов соответственно второго и первого кольцевых сдвигающих регистров, выходы первого и второго элементов И подключены к первым входам третьего и четвертого, пятого и шестого элементов И соответственно, вторые входы третьего и пятого элементов И соединены с ивнерсными вькодами первого и второго триггеров соответственно , прямые входы которых подключены к вторым входам соответственно четвертого и шестого элементов И,, выходы третьего и пятого элементов И подключены к входам установки в единичное состояние соответственно второго и первого триггеров и к входам первого э-лемента ИЛИ, выходы четвертого и шестого триггеров соединены с входами второго элемента ИЛИ, входы сдвига регистров подключены к входу тактовых сигналов устройства. отличающееся тем, что, с целью расширения области применения за счет получения разности сравниваемых чисел для любых комбинаций сравниваемых чисел, в устройство введены элемент НЕ, счетчик, дешифратор , две группы входных элементов И по п элементов в каждой, группа П элементов задержки, группа п элементов ИЛИ, группа п триггеров и rpjrnna (я - 1) элементов И переноса, где П - число разрядов сравниваемых чисел, причем вход тактовых сигналов устройства подключен к первым входам входных элементов И первой и второй групп и счетному входу счетчика, выходы разрядов которого подключены к (Л входам дешифратора, выходы которого с соединены с вторыми входами соответствующих входных элементов И первой и второй групп, третьи входы входных элементов И первой группы соединены , через элементы НЕ с выходом первого элемента ИЛИ, выход второго элемента ИЛИ подключен к третьим входам входных элементов И второй группы, 05 выход i-го входного элемента И пер вой группы, где i 1, 2, ..., ц , 05 соединен с первым входом i-го элеО мента ИЛИ группы, второй вход котооо рого подключен через элемент задержки к выходу 1 -го входного элемента И второй группы, а выход соединен со счетным входом t-го триггера группы, выход (j + 1)-го триггера группы, где j 1, 2, ..., п- 1, соединен с первым входом j -го элемента И переноса группы, второй вход которого соединен с выходом (j + 1)-го элемента ИЛИ группы, а выход подключен к третьему входу

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

1504 С 06 F 7/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ (21) 3700985/24-24 (22) 15.02.84 (46) 15.07.85. Ьюл. К - 26 (72) В.Ф.Стрельченок (53) 681.325(088.8) ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

И АВТОРСКОМЪ» СВИДЕТЕЛЬСТВУ (56) Авторское свидетельство СССР

11 830375, кл. G 06 F 7/04, 1978.

Авторское свидетел. ство СССР

11 541166, кл . С 06 F 7/04, 1975. (54)(57) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ

ДВОИЧНЫХ ЧИСЕЛ, содержащее элементы

И, ИЛИ, триггеры, первый и второй кольцевые сдвигающие регистры, выходы старших разрядов которых соединены с первыми входами первого и второго элементов И соответственно, вторые входы которых соединены с инверсными выходами старших разрядов соответственно второго и первого кольцевых сдвигающих регистров, выходы первого и второго элементов И подключены к первым входам третьего и четвертого, пятого и шестого элементоа И соответственно, вторые входы третьего и пятого элементов И соединены с ивнерсными выходами первого и второго триггеров соответственно, прямые входы которых подключены к вторым входам соответственно четвертого и шестого элементов И„ выходи третьего и пятого элементов

И подключены к входам установки в единичное состояние соответственно второго z» первого триггеров и к входам первого элемента ИЛИ, выходы четвертого и шестого триггеров соединены с входами второго элемента ИЛИ, входы сдвига регистров подключены к входу тактовых сигналов устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет получения разности сравниваемых чисел для любых комбинаций сравниваемых чисел, в устройство введены элемент НЕ, счетчик, дешифратор, две группы входных элементов

И по и элементов в каждой, группа »1 элементов задержки, группа и элементов ИЛИ, группа д триггеров и группа (q — 1) элементов И переноса, где

П вЂ” число разрядов сравниваемь»х чисел причем вход тактовых сигналов устройства подключен к первым входам входных элементов И первой и второй групп и счетному входу счетчика, выхо ды разрядов которого подключены к входам дешифратора, выходы которого соединены с вторыми входами соответствующих входных элементов И первой и второй групп, третьи входы входных элементов И первой группы соединены . через элементы НЕ с выходом первого элемента ИЛИ, выход второго элемента ИЛИ подключен к третьим входам входных элементов И второй группы, выход 1 -ro входного элемента И первой группы, где » = 1, 2, соединен с первым входом s -го элемента ИЛИ группы, второй вход которого подключен через элемент задержки к выходу 1 -ro входного элемента

И второй группы, а выход соединен со сче-ным входом 1 -ro триггера группы, выход (j + 1)-го триггера группы, где » = 1, 2, ..., n — 1, соединен с первым входом j -ro элемента И переноса группы, второй вход которого соединен с выходом (j + 1)-го элемента ИЛИ группы, а выход подключен к третьему входу

1167603

j-ro элемента ИЛИ группы, инверсные, разности сравниваемых чисел устройвыходы триггеров являются выходами ства.

Изобретение относится в автоматике и вычислительной технике .и может быть использовано при реализации технических средств дискретной автоматики и ЭВИ.

Целью изобретения является расширение области применения за счет получения разности сравниваемых чисел длялюбых комбинаций сравниваемых чисел за счет использования нового алгоритма формирования разности срав. ниваемых чисел, реализуемого дополнительными элементами, На чертеже схематически показано

15 предлагаемое устройство.

Устройство содержит кольцевые сдвигающие регистры 1 и 2, элементы И 3 и 4, триггеры 5 и 6, элементы 7-10, элементы ИЛИ 11 и 12, элемент НЕ 13, счетчик 14, дешифратор

15, группу входных элементов И 16, группу элементов задержки 1?, группу элементов ИЛИ 18, группу тригге— ров 19, группу элементов И переноса 20.

Устройство работает следующим образом.

Старшие разряды сравниваемых чисел поступают на элементы И 3 и 4, При равенстве старших разрядов на выходах элементов И 3 и 4 сигнал равен " 0 . Если старший разряд числа, находящегося в регистре 1 больше, чем старший разряд числа в регистре

2, то срабатывает элемент И 3. Еди- 3g ничный сигнал с этого элемента, проходя через элемент И 7, ввиду того, что триггер 5 находится в состоянии "0", поступает на вход 8 триггера 6 и переводит его в едпнич- 40 ное состояние. Б дальнейшем, при сравнении последующих разрядов чисел состояние триггеров 5 и б не меняет.ся. Если же сказывается большим старший разряд числа, находящегося в <5 регистре 2, то срабатывает элемент

И 4, что, в свою очередь, приводит к установлению в единичное состояние триггера 5. Поэтому состояние триггеров несет информацию о том, какое число больше. Если триггер 6 находится в единичном состоянии, то больше число, находящееся в регистре 1,. если триггер 5 находится в единичном состоянии, то больше число, находящееся в регистре 2.

Триггеры 5 и 6 совместно с элемейтами И 7-10 осуществляют коммутацию результата сравнения чисел таким образом, что на вход элемента

ИЛИ 11 поступает единичный сигнал, если соответствующий разряд большего числа больше, чем тот же разряд меньшего числа„ а на вход элемента

ИЛИ 12 поступает единичный сигнал, если соответствующий разряд меньшего числа больше, чем тот же разряд большего числа.

Сигналы с выходов элементов

ИЛИ 11 и 12, с элемента ИЛИ 11 через инвертор 13, соответственно через элементы И 16-1 и И 16 — 2 поступают на общий вход триггера 19-1, состояние инверсного выхода которого отражает значение старшего разряда разности сравниваемых чисел Д . При этом сигнал с вь хода элемента И 16-2 поступает на вход триггера через элемент задержки 17-1, с временем задержки на длительность импульса сдвига. Объединение сигналов на входе триггера 19-1 осуществляется элементом ИЛИ 18-1. После поступления 1-го имлульса сдвига присутствует сигнал на 2-м выходе дешифратора

15, сигнал с выходов элементов

ИЛИ 11 и 12, с элемента ИЛИ 11 через инвертор 13, поступают через соответствующие логические элементы 16-3 и 16-4, 17-2, 18-2 на общий вход триггера 19-2, состояние инверсного выхода которого отражает значение следующего разряда разности сравниваемых чисел. После поступления 2-го импульса сдвига сигнал появляется на 3-м выходе дешифратора, что при1167

F = 011011, 011011

010001

011011

010011 водит к поступлению сит налов с выхо" дов элементов ИЛИ 11 и 12, с элемен-: та ИЛИ 11 через инвертор 13, на общий вход триггера 19-3 и т.д. В процессе формирования очередного знака разряда разности, если с обоих элементов ИЛИ 11 и 12, с элемента ИЛИ 11 через инвертор 13, на общий вход соответствующего триггера поступают единичные сигналы, происходит пере- 10 нос 1 в старший разряд, через соответствующий элемент И группы 20.

Для осуществления этой операции триггер должен срабатывать по заднему фронту импульса. Результат разности сравниваемых чисел формируется на инверсных выходах триггеров группы 19 после поступления (и -1}— го импульса сдвига, где И -разрядность сравниваемых двоичных чисел. 2п

Применение данного устройства позволяет получить результат сравнения двоичных чисел с фиксацией как качественного результата сравнения . (<,, =), так и количественного 25 результата в виде модуля разности Л для всевозможных комбинаций сравниваемых чисел.

Цель изобретения достигается за. счет введения дополнительных элементов 13-15, группы эл ментов И 16, группы элементов задержки 17, группы элементов ИЛИ 18, группы триггеров

19 и группы элементов И 20. Эти элементы реализуют новый алгоритм полу35 чения разности сравниваемых чисел из сигналов, присутствующих на выходах

603 4 элементов ИЛИ 11 и 12. Алгоритм заключается в следующем: сигнал с выхода элемента ИЛИ 11 инвертируется и суммируется с сигналом, поступающим с элемента ИЛИ 12, результат разности сравниваемых чисел получается равным обратному коду, который получается в результате суммирования.

Пример сравнения двоичных чисел:

А > 101110 и В < ) = 011011.

В этом случае на выходе элемента

ИЛИ 11 . присутствует следующая двоичная последовательность F д = 100100, а на выходе элемента ИЛИ 12 - следующая F = 010001.

В соответствии с предлагаемым алгоритмом получаем: двоичная последовательность на выходе инвертора 13 результат суммирования двоичных последовательностей дает результат

101100 обратный код результат сравнения010011, что соответствует правильному результату.

Действительно (А — В), равно

1167603

Заказ 4437/47

Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул, Проектная, 4

Составитель Е.Иванова

Редактор С.Тимохина Техред А.Бабинец ., Корректор Е.Сирохман