Вычислительное устройство
ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее регистр числа, триггер знака, блок управления и сумматорвычитатель , причем информационный выход сумматора-вьгчитателя подключен к информационному входу регистра числа , выход регистра числа подключен к первой группе входов сумматоравычитателя , выход старшего разряда регистра числа подключен к входу установки триггера знака, отличающееся тем, что, с целью сокращения количества оборудования и расширения функциональных возможностей за счет обеспечения возм жности возведения в квадрат, в него введен двоичный реверсивньй счетчик, причем выходы двоичного реверсивного счетчика подключены к второй группе входов сумматора-вычитателя, начиная с предпоследнего разряда, причем блок управления содержит регистр микрокоманды, четыре дешифратора, четыре элемента И, элемент ИЛИ-НЕ, четыре элемента 2-2И-ИЛИ, регистр адреса микрокоманды, память микропрограммы , элемент ИЛИ, триггер пуска , генератор импульсов, счетчик управления, причем выходы первых трех разрядов регистра микрокоманды подключены ко входу первого дешифратора, выходы четвертого и пятого разрядов регистра микрокоманды подключены к входам второго дешифратора, выходы десятого и одиннадцатого разрядов регистра микрокоманды подключены к входам третьего дешифратора, выходы разрядов регистра микрокоманды с двенадцатого по пятнадцатый подключены к первым входам соответственно первого, второго, третьего и четвертого элементов 2-2И-ИЛИ, выходы разрядов регистра микрокоманды с шестнадцатого -по девятнадцатый подключены к вторым входам соответственно (Л первого второго, третьего и четвертого элементдё 2-2И-ИЛИ, первьй, второй и третий выходы третьего дешифратора подключены к первым входам первого, второго и третьего элементов И соответственно, выходы первого , второго и третьего элементов И подключены соответственно к первому, сг .второму и третьему входам элемента ИЛИ-НЕ, прямой выход Элемента ИЛИ-HF. 9) СД подключен к третьим входам первого, второго, третьего и четвертого элементов 2-2И-ИЛИ, а инверсный выход элемента ИЛИ-НЕ подключен к четвертым входам первого, втЬрого, третьего и четвертого элементов 2-2И-ИЛИ, выходы элементов 2-2И-Ш1И подключены к входам соответствующих разрядов регистра адреса микрокоманды, выходы разрядов регистра адреса микрокоманды подключены к соответствующим разрядам адресного входа памяти микропрограмм, разряды информацион- .
СООЭ СОВЕТСКИХ
ON9
РЕСОУБЛИН (!9) 133) (51) 4
ОПИСАНИЕ ИЗОБРЕТЕНИЙ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР по делАм иао1;Ряткний и отнРытий н аатоесном свидетельств (21) 3711147/24-24 (22) 23. 12. 83 (46) 15.07.85. Бюл, И 26 (72) В.Б.Буланкин и И.А.Совкова (71) Владимирский политехнический институт (53) 681.325 (088.8) (56) Авторское свидетельство СССР
Р 538361, кл. G 06 F 7/552, 1974.
Патент США N 3551662, G 06 F 7/38, 1970. (54)(57) ВИЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее регистр числа, триггер знака, блок управления и сумматорвычитатель, причем информационный выход сумматора-вычитателя подключен к информационному входу регистра числа, выход регистра числа подключен к первой группе входов сумматоравычитателя, выход старшего разряда регистра числа подключен к входу установки триггера знака, о т л и— ч а ю щ е е с я тем, что, с целью сокращения количества оборудования и расширения функциональных воэможностей эа счет обеспечения возмджности возведения в квадрат, в него введен двоичный реверсивный счетчик, причем выходы двоичного реверсивного счетчика подключены к второй группе входов сумматора-вычитателя, начиная с предпоследнего разряда, причем блок управления содержит регистр микрокоманды, четыре дешифратора, .четыре элемента И, элемент ИЛИ-НЕ, четыре элемента 2-2И-ИЛИ, регистр адреса микрокоманды, память микропрограммы, элемент ИЛИ, триггер пуска, генератор импульсов, счетчик управления, причем выходы первых трех разрядов регистра микрокоманды подключены ко входу первого дешифратора, выходы четвертого и пятого разрядов регистра микрокоманды подключены к входам второго дешифратора, выходы десятого и одиннадцатого разрядов регистра микрокоманды подключены к входам третьего дешифратора, выходы разрядов регистра микрокоманды с двенадцатого по пятнадцатый подключены к первым входам соответственно первого, второго, третьего и четвертого элементов 2-2И-ИЛИ, выходы разрядов регистра микрокоманды с шестнадцатого по девятнадцатый подключе- 3 ны к вторым входам соответственно первого, второго, третьего и четвертого элементов 2-2И-ИЛИ, первый, второй и третий выходы третьего дешифратора подключены к первым входам первого, второго и третьего элементов И соответственно, выходы первого, второго и третьего элементов И подключены соответственно к первому,,второму и третьему входам элемента
ИЛИ-НЕ, прямой выход элемента ИЛИ-HF. подключен к третьим входам первого, второго, третьего и четвертого элементов 2-2И-ИЛИ, а инверсный выход элемента ИЛИ-НЕ подключен к четвертым входам первого, втЬрого, третьего и четвертого элементов 2-2И-ИЛИ, выходы элементов 2-2И-ИЛИ подключены к входам соответствующих разрядов регистра адреса микрокоманды, выходы разрядов регистра адреса микрокоманды подключены к соответствующим разрядам адресного входа памяти . микропрограмм, разряды информацион- .
1167 ного выхода памяти микропрограмм подключены к соответствующим разрядам информационного входа регистра микрокоманды, четвертый выход первого дешифратора подключен к первому входу элемента ИЛИ, седьмой выход первого дешифратора подключен к второму входу элемента ИЛИ, выход элемента ИЛИ подключен к входу сброса триггера пуска, выход триггера пуска подключен к первому входу четвертого элемента И, к второму входу четвертого элемента И подключен выход генератора импульсов, выход четвертого элемента И подключен к входу счетчика управления, информационные выходы счетчика управления подключены к входам четвертого дешифратора, первый выход четвертого дешифратора подключен к управляющему входу синхронизации памяти микропрограмм, второй выход четвертого дешифратора подключен к управляющему входу записи регистра микрокоманды, третий выход четвертого дешифратора подключен к управляющему входу записи регистра адреса микрокоманды, причем первый выход первого дешифратора подключен к входу управления занесением информации регистра числа, первый выход второто дешифратора подключен к входу сброса двоичного реверсивного счетчика, второй выход первого дешифратора подключ:*.:-: к входу управления выдачей информац .н
605 регистра числа, второй выход второго дешифратора подключен к входу управ- ления выдачей информации двоичного реверсивного счетчика, выход шестого разряда регистра микрокоманды подключен к управляюшему входу выдачи информации сумматора-вычитателя, выход седьмого разряда регистра микрокоманды подключен к младшему разряду второй группы входов сумматора-вычитателя, выход восьмого разряда регистра микрокоманды подключен к управляющему входу задания режима вычитания сумматора-вычитателя, третий выход первого дешифратора подключен к входу инкреиента двоичного реверсивного счетчика, пятый выход первого дешифратора подключен к управляющему входу сброса регистра числа, третий выход второго дешифратора подключен к входу управления занесением информации в двоичный реверсивный счетчик, шестой вы- ход первого дешифратора подключен к входу декремента двоичного реверсивного счетчика, выход девятого разряда регистра микрокоманды подключен к управляющему входу задания режима суммирования сумматора-вычитателя, выход триггера знака подключен к второму входу второго элемента И, выход переполнения двоичного реверсивного счетчика подключен к второму входу третьего элемента И.
Изобретение относится к цифровой вычислительной технике и предназначено для использования при разработке аппаратных и программных средств ЦВМ.
Целью изобретения является сокращение количества оборудования, повышение быстродействия и расширение функциональных возможностей устройства за счет обеспечения возможности возведения в квадрат, Иа фиг. 1 представлена блок-схема вычислительного устройства; на фиг.2 и 3 — соответственно функциональная схема блока управления устройства и микропрограмма работы устройства.
Устройство содержит регистр 1 чис,ла, триггер 2 знака, сумматор-вычитатель 3, двоичный реверсивный счетчик 4 и блок управления 5.
5 Блок управления 5 содержит регистр б микрокоманды, дешифраторы 7-10, элемент ИЛИ 11, триггер 12 пуска, элемент ИЛИ-НЕ 13, элементы И 14-17, генератор 18 импульсов, счетчик 19
1D управления, элементы 2-2И-ИЛИ 20-23, регистр 24 адреса микрокоманды, память микропрограмм 25.
В устройстве последовательность нечетных чисел формируется из натурального ряда чисел, получаемых на
1167 двоичном реверсивном счетчике, посредством того, что на вход младшего разряда сумматора-вычитателя подается всегда единица.
Пример формирования последовательности нечетных чисел приведен в табл. 1.
Устройство работает в двух режимах: в режиме извлечения квадратного !0 корня и в режиме возведения в квадрат.
Исходное состояние устройства в режиме извлечения квадратного корня: ,число, из которого необходимо из- !5 влечь квадратный корень, помещается в регистре.1, реверсивный счетчик 4 находится в нулевом состоянии. По сигналу с блока управления 5 на сумматоре-вычитателе 3 происходит вычитание из содержимого регистра 1 содержимого двоичного реверсивного счетчика 4 и единицы в младшем разряде. Результат вычитания помещается снова в регистр 1. Если триггер 2 25 знака числа сохраняет свое исходное значение, то к содержимому реверсивного счетчика 4 по сигналу с блока управления 5 прибавляется единица (инкремент) и процесс повторяется до
Ф тех пор, пока блок управления 5 не зафиксирует изменение состояния триггера 2 знака числа, после чего он останавливает процесс вычисления.
Содержимое реверсивного счетчика 4 является результатом извлечения квадратного корня из целого числа.
Пример извлечения квадратного корня из числа 25 приведен в табл.2 (PC 4 — реверсивный счетчик 4).
Процесс вычисления останавливается на шестом шаге. Содержимое ревер-. сивного счетчика 4 равно (010!) =5.
Исходное состояние устройства в режиме возведения в квадрат: число, которое необходимо возвести в квадрат, помещается в двоичный реверсивный счетчик 4, который при возведении в квадрат работает .в режиме вычитания единицы, регистр 1 находится в нулевом состоянии. По сигналу с блока управления 5 из счетчика 4 вычитается единица (декремент), на сумматоре-вычитателе 3 выполняется сложение содержимого регистра 1 и со->> держимого счетчика 4 и единицы, поданных на входы сумматора-вычитателя
3. Результат сложения заносится в ре605 4 гистр 1. Повторение микроопераций декремента счетчика 4 сложения производится до переполнения счетчика 4, сигнал которого поступая из старшего разряда на блок управления 5, останавливает процесс вычисления квадратного числа. После фиксации блоком управления 5 переполнения счетчика 4 сложение не производится. Результат вычисления находится в регистре 1 .
Пример возведения в квадрат числа
5 приведен в табл. 3.
В табл. 3 приняты следующие обозначения:
РГ 1 — регистр 1;
РС 4 — реверсивный счетчик 4;
ДК вЂ” декремент РС 4;
П- — отсутствие переполнения PC 4;
П+ — наличие переполнения РС 4;
3M — сложение содержимого РГ с
РС 4.
Результат на РС 1 равен (11001)
25.
Блок управления устройства реализован по принципу автомата с программируемой логикой (фиг. 2). Он выдает управляющие сигналы У -У„ в соответствии с микропрограммой работы устройства (фиг. 3), где Х„ Х и
Хз — осведомительные сигналы со епедующей смысловой нагрузкой:.
Х,= 1 в случае извлечения квадратного корня; с
Х„= 0 в случае возведения в квадРат;
Х = 1 в случае установки триггера знака числа в единичное состояние;
Х = О в случае, когда триггер знака числа находится в нулевом состоянии;
Х = 1 в случае появления сигнала переполнения двоичного реверсивного счетчика;
Х = 0 в случае отсутствия сигнала переполнения двоичного реверсивного счетчика;
У вЂ” У +- управляющие сигналы, под воздействием которых реализуются следующие микрооперации в устройстве;
У„ — занесение в регистр числа исходного числа;
У вЂ” установка реверсивного счетчика в нулевое состояние;
У вЂ” передача кода регистра числа ка первый вход сумматора-вычитателя;
1167605
Ч,: 01
11
Уа=1ф
У4 = 1
У11
V)
V< . 1
V, : 1O
Нулевое значение поля указывает на отсутствие микроопераций.
Уь " передача кода реверсивного счетчика на второй вход сумматоравычитателя;
У5 - выдача кода сумматора-вычитателя на вход регистра числа; . 5
Ув - сигнал подачи единицы на вход младшего разряда сумматора-вычитателя;
У . - задание режима "Вычитание" сумматору-вычитателю; 10
Уб — увеличение содержимого реверсивного счетчика на единицу;
У - — выдача содержимого реверсивного счетчика;
Уо — установка регистра числа в 15 нулевое состояние;
Ум — запись в реверсивный счетчик исходного числа;
У вЂ” умейьшение содержимого счетчика на единицу; 20
У вЂ” выдача содержимого регистра числа;
У вЂ” задание режима "Сложение" сумматору-вычитателю.
Операционная часть микрокоманды . 25 разбита на пять полей длиной соответственно 3,2,1,1,2 бита, Для каждого поля микрооперации закодированы следующим образом:
Ч„: OO1 — У = 1 30
010 — У5
011 — У8 = 1
lOO-У, =1
101
110 У =!
111 — ӄ= 1
Адресная часть микрокоманды содержит 10 бит и построена по принципу принудительной адресации с двумя адресами. Поле осведомительных сигналов содержит 2 бита и закодировано следующим образом:
O1 — Մ
10 — х
11-Х, = 1.
Э
Значение 00 указывает на нулевые значения осведомительных сигналов.
Табл. 4 — таблица прошивки микропрограммного ЗУ блока управления.
В табл. 4 символом К отмечено безразличное значение кода поля микрокоманды.
Блок управления, представленный на фиг. 2, работает следующим образом.
В исходном состоянии регистр микрокоманды, регистр адреса микрокоманды, счетчик управления и триггер пуска обнулены.
Сигналом Пуск триггер пуска устанавливается в единичное состояние, импульсы с генератора импульсов через элемент И 17 поступают на вход счетчика управления; распределенные во времени сигналы „- Т с выхода дешифратора 10 обеспечивают синхронную работу блока управления в следующей последователвности: считывает микрокоманды из МПЗУ (+<), запись ее в регистр микрокоманды (Г ), запись адреса следующей микрокоманды в регистр адреса микрокомакды (L ) . Лешифраторы 7 и 8 используются для декодирования полей Чц и
Ч операционной части микрокоманды.
Останов работы блока управления осуществляется сбросом триггера пуска в нулевое состояние через элемент
ИЛИ 11 при наличии микроопераций У или У4
1167605
Таблица 1
Двоичный код
10 код
2 код
10 код
0000
ОООО 1
0001 1
0001
0010
00! 1
0100
0101
0110
0111
16
31
Содержимое реверсивного счетчика 4
Примечание
Триггер знака
Шаг вычисления
0000
Вычитание
0000
0001
0001
О
0010
1010
0010
1000
0011
0011
0100
0100
Вычитание
0100
0101
0000
Вычитание
0101
1010
<О, стоп
Содержимое реверсивного счетчика
Содержимое регистра
Значение числа на входе сумматора
00!0 1
0011 1
0100 1
0101 1
0110 1 -
0111 1
1111 1
Таблица 2 у 0 инкремент РС 4
Вычитание
>О,инкремент РС 4
Вычитание
)О,инкремент PC-4
Вычитание
)О инкремент PC 4
=О, инкремент РС 4
1167605
Таблица 3
Содержимое РС 4
Шаг вычисПримечание
Знак Значащие разряды ленин
0101
ДК
0100
П-, 3M, ДК
0011
П-, ЗИ, ДК
0011
0010
П-, 3M, ДК
0001
П-, ЗМ, ДК
0000
П-, ЗМ, ДК
0000
1100
П+
Таблица 4
Содержимое полей MK
)" 1 1
Адрес
ИПЗУ
Ч4 V2.
V V Х АО А1
000
001
010
011
100
101
110
10
010
1000
0000 0
0100 1
0100 1
1000 0
0010 1
1010 1
0001 1
1100 0
00 01 0001 0101 ОООО
00 00 00 10 ХХХХ 0001
10 10 0011 0100 0010
00 ÎÎ 0010 ХХХХ 0011
00 00 ХХХХ ХХХХ 0100
00 00 0110 XXXX 0101
00 11 0111 1000 0110
01 00 0110 ХХХХ . 0111
00 00 XXXX ХХХХ
1 167605
1167605!
Составитель С.Силаев
Редактор С.Тимохина Техред А.Бабинец Корректор А.Обручар
Заказ 4437/47 Тираж 710 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-Э5, Раушская наб., д.4/5
Филиал ППП "Патент", г.ужгород, ул.Проектная,4
