Полифазный интерполятор

Авторы патента:

G06F17/17 - вычисление функций приближенными методами, например интерполяцией или экстраполяцией, сглаживанием, методом наименьших квадратов (интерполяция для числового управления G05B 19/18)

ПОЛИФАЗНЫЙ ИНТЕРПОЛЯТОР, содержа1ций цифровой фильтр и П блоков повышения частоты дискретизации (где ц число фаз интерполяции ), причем информационный вход интерполятора подключен ко входу цифрового фильтра, выход которого соединен с входом первого блока повьппения частоты дискретизации, выходы блоков повышения частоты дискретизации соединены с выходами интерполятора, отличающийс я тем, что, с целью повьпнения быстродействия устройства, в него введены п -1 блоков умножения,п -1 сумматоров и блок вычитания, причем информационный вход интерполятора соединен с входом уменьшаемого блока вычитания, вход вычитаемого кото-рого подключен к выходу цифрового фильтра, а выход - к входам первых сомножителей блоков умножения,в2сод второго сомножителя i-го (, п -1) блока умножения соединен с входо задания i -го коэффициента интерполяции интерполятора, а выход соединен с первым входом ( -го суммато ра, выход которого подключен ко (Л входу (i + l)ro блока повьппения частоты дискретизации, выход которого подключен к (i+1)-My выходу интерполятора , выход цифрового фильтра соединен с вторыми входами сумматоров . 0 3 00

СОЮЗ СОВЕТСКИХ . СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) Ф

ОПИСАНИЕ ИЗОБРЕТЕ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3689750/24-24 (22) 09.01.84 (46) 15.07.85. Бюл. N - 26 (72) В,.А. Тетерин (53) 681.32(088.8) (56) 1. Авторское свидетельство СССР

Р 783796, кл. G 06 F 15/353, 1978.

2. Кромьер M.iÐàáèíåð К. Интерполяция и децимация цифровых сигна- . лов. ТИИЭР, 1981, т. 66, У 3, с. 24, рис. 14 (прототип). (54)(57) ПОПИФАЗНЫЙ HHTEPIIOJIHTOP, содержащий-цифровой фильтр и П блоков повьппения частоты дискретизации (где п вЂ” число-фаз интерполяции), причем информационный вход интерполятора подключен ко входу цифрового фильтра, выход которого соединен с входом первого блока повьппения частоты дискретизации, выходы блоков повышения частоты дискретизации соединены с выходами интерполятора, о т л и ч а ю щ и йс я тем, что, с целью повышения быстродействия устройства, в него введены и -1 блоков умножения, rl -1

4 сумматоров и блок вычитания, причем информационный вход интерполятора соединен с входом уменьшаемого блока вычитания, вход вычитаемого кото.рого подключен к выходу цифрового фильтра, а выход вЂ” к входам первых сомножителей блоков умножения, вход второго сомножителя 1-го (1=1, и -1) блока умножения соединен с входом

\ задания < -го коэффициента интерполяции интерполятора, а выход .соединен с первым входом < --ro сумматора, выход которого подключен ко входу (1+1)-ro блока повышения частоты дискретизации, выход которого подключен к (+1)-му выходу интерполятора, выход цифрового фильтра соединен с вторыми входами сумматоров.

1 116761

Изобретение относится к вычислительной технике и может быть использовано в системах передачи и обработки дискретной информации, гидро" и радиолокации, в телевиде- нии, электросвязи и другой аппара" м туре и еуегройсФва, где необходимо э осущесвв1тяпуь унтевполяцию сигналов.

Известен многоканальный цифровой фильтр, содержфйй сумматор и в

10 ,каждом канал@ оселедовательно сое" диненные. рррстры, выходы которых подклтюийИ ic,,.âõoäàì соответствую- щих устройств умножения, входы первого регистра и первого устройства 15 умножения в первом канале соединены с входом фильтра, выход сумматора подключен к выходу фильтра и к входу первого регистра другого канала, коммутаторы, вход каждого из кото- 20 рых соединен с входом установки коэффициентов фильтра, а выход подключен к входу соответствующего устройства умножения, причем выход каждого устройства умножения в каж- 25 дом канале через соответствующую группу последовательно соединенных регистров подключен к входу сумматора (11 .

Данное устройство не обеспечи" ЗО вает режим параллельной обработки информации, вследствие чего характеризуется низким быстродействием .

Наиболее близким к предлагаемому является устройство полифазной интерполяции, содержащее L параллельно соединенных цепочек, каждая из которых представляет собой последовательно соединенные цифровой фильтр нижних частот и устройство повыше- 4О ния частоты дискретизации 2) .

Известное устройство имеет большой объем вычислительных операций, вследствие чего характеризуется низким быстродействием. 45

Цель изобретения вЂ” повышение быстродействия.

Поставленная цель достигается тем, что в полифазный интерполятор, содержащий цифровой фильтр и и бло- 50 ков повышения частоты дискретиза-. ции (где n - число фаэ интерполяции), причем информационный вход интерполятора подключен к входу цифрового фильтра, выход которого соединен 55 с входом первого блока повышения частоты дискретизации, выходы блоков повышения частоты дискретиэа8 ции соединены с выходами интерполятора, введены и-1 блоков умножения, и-1 сумматоров и блок вычитания, причем информационный вход интерполятора соединен с входом уменьшаемого блока вычитания, вход вычитаемого которого подключен к выходу цифрового фильтра, а выход вЂ” к входам первых сомножителей блоков умножение вход нторого сомножителя

i-го (i-1, о-1j блока умножения соединен с входом задания i-го коэффициента интерполяции интерполятора, а выход соединен с первым входом

i-го. сумматора, выход которого подключен к входу (i+1)-ro блока повышения частоты дискретизации, выход цифрового фильтра соединен с вторыми входами сумматоров.

На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг.2.вЂ” временная диаграмма формирования интерполируемых отсчетов в предлагаемом устройстве.

Полифазный интерполятор содержит и блоков 1 повышения частоты диск- ретизации, и-1 сумматоров 2,п-1 блоков 3 умножения, блок 4 вычитания, блок 5 памяти констант и цифровой фильтр 6.

Устройство работает следующим образом.

В момент времени t = t входной отсчет х(пТ) поступает на входы цифрового фильтра 6 и блока 4 ° На выходе цифрового фильтра 6 .формируется один из восстановленных отсчетов у(пТ) ; В момент времени на выходе блока 4 формируется раэность Z(nT), Далее в момент времени t = t из блока 5 па2 мяти констант на вход умножителей

3 поступают отсчеты для вычисления тангенса угла линейной интерполяции. На выходе умножителей 3 формируются в момент времени t t результаты Z1(nT) по формуле

Z(nT) i

Z (пТ)

1, где -1,2,...;

Z(nT) = х(пТ) вЂ” y(nT);

L вЂ” величина повышения частоты дискретизации.

В момент времени t =, t на выхо4 де сумматоров формируются результаты интерполированных отсчетов (Р(пТ) 1167618

P(nT) = Z; (пТ) + у(пТ), Составитель А. Чеканов

Редактор Л. Алексеенко Техред А.Бабинец

Корректор С.Черни

Подписное

Заказ 4438/48 Тираж 710

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 13035, Москва, Ж-35, Иаушская наб., д.4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 после чего блоки 1 повышения частоты дискретизации вводят в каждый из отсчетов необходимое количество нулевых отсчетов.

Положительный эффект от использования предлагаемого полифазного

I интерполятора по сравнению с прототипом заключается в увеличении быстродействия в 10 вЂ” 10 раз, так как вместо десяти цифровых фильтров используется один, поэтому на каждый неиспользуемый отсчет приходится лишь одна операция сложения, умножения и вычитания, а также в упрощении, уменьшении габаритов и потребляемой устройством мощности.