Генератор псевдослучайных кодов

 

ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНЫХ КОДОВ, содержащий выходной регистр , управляющий вход которого соединен с первым выходом блока синхронизации, второй выход которого соединен с входом синхронизации регистра маски, регистр сдвига с сумматором по модулю два в цепи обратной связи, входы синхронизации которого соединены с третьим и четвертым выходами блока синхронизации соответственно, блок памяти, вход синхронизации которого соединен с пятым выходом блока синхронизации , отличающийся тем, что, с целью увеличения быстродействия генератора и расширения его функциональных возможностей за счет изменения параметров генерируемых кодов, в него введены первый и второй регистры, первый и второй блоки элементов И, блок двухвходовых сумматоров по модулю два, блок трехвходовых сумматоров по модулю два, селектор, счетчик, вход синхронизации которого соединен с шестым выходом блока синхронизации, а выходы счетчика сое.цинены с первой группой входов селектора соответственно, вторая группа входов селектора соединена с I соответствующими выходами регистра сдвига с сумматором по людулю два в цепи обратной связи, п выходов которого соединены с первыми входами второго блока элементов И, входы которого соединены с соответствующими выходами блока памяти, адресные входы которого соединены с выходами селектора , управляющий вход которого соединен с седьмым выходом блока синхронизации, первая группа из п выходов которого соединена с информационными входами блока памяти, вторая, третья и четвертая группы из п выходов блока синхронизаци соединены соответственно с информационными входами первого регистра, второго регистра и регистра маски, выходы которого соединены с первыми входами сумматоров блока двухвходовых сумматоров по модулю два, вторые входы I сум.маторов которого соединены с восьмым выходом блока синхронизации, девятый выел ход которого соединен с входом синхронизаци первого регистра, выходы которого соединены с первыми входами сумматоров блока трехвходовых сумматоров по модулю два, вторые входы сумматоров которого соединены с выходами первого блока элементов И, первые входы которого соединены с выходами выходного регистра, первые входы разрядов которого соединены с выходами О5 блока двухвходовых сумматоров по модулю два, а вторые входы разрядов которого соединены с выходами блока трехвходовых сумматоров по модулю два, третьи входы сумматоров которого соединены с выходами второго блока элементов И, десятый выход блока синхронизации соединен с входом синхронизаци второго регистра, выходы которого соединены с вторыми входами первого блока элементов И.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК @4 Н 03 К 3/84

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ(СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3622451/24-21 (22) 13.07.83 (46) 15.07.85. Бюл. ¹ 26 (72) В. Н. Ярмолик, В. И. Фомич, И. П. Кобяк, Н. В. Шмарук и А. И. Подгорский (71) Минский радиотехнический институт (53) 621.374.2 (088.8) (56) Авторское свидетельство СССР № 920718, кл. G 06 F 7/58, 1982.

Авторское свидетельство СССР №?67743, кл. G 06 F 1/02, 1978. (54) (57) ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНЫХ КОДОВ, содержащий выходной регистр, управляющии вход которого соединен с первым выходом блока синхронизации, второй выход которого соединен с входом синхронизации регистра маски, регистр сдвига с сумматором по модулю два в цепи обратной связи, входы синхронизации которого соединены с третьим и четвертым выходами блока синхронизации соответственно, блок памяти, вход синхронизации которого соединен с пятым выходом блока синхронизации, отличающийся тем, что, с целью увеличения быстродействия генератора и расширения его функциональных возможностей за счет изменения параметров генерируемых кодов, в него введены первый и второй регистры, первый и второй блоки элементов И, блок двухвходовых сумматоров по модулю два, блок трехвходовых сумматоров по модулю два, селектор, счетчик, вход синхронизации которого соединен с шестым выходом блока синхронизации, а выходы счетчика соединены с первой группой входов селектора соответственно, вторая группа входов селектора соединена с 8 соответствующими выходами регистра сдвига с

„„Я()„„1167710 А сумматором по модулю два в цепи обратной связи, и выходов которого соединены с первыми входами второго блока элементов И, входы которого соединены с соответствующими выходами блока памяти, адресные входы которого соединены с выходами селектора, управляющий вход которого соединен с седьмым выходом блока синхронизации, первая группа из и выходов которого соединена с информационными входами блока памяти, вторая, третья и четвертая группы из и выходов блока синхронизаци соединены соответственно с информационными входами первого регистра, второго регистра и регистра маски, выходы которого соединены с первыми входами сумматоров блока двухвходоBbix сумматоров по модулю два, вторые входы сумматоров которого соединены с восьмым выходом блока синхронизации, девятый выход которого соединен с входом синхронизаци первого регистра, выходы которого соединены с первыми входами сумматоров блока трехвходовых сумматоров по модулю два, вторые входы сумматоров которого соединены с выходами первого блока элементов И, первые входы которого соединены с выходами выходного регистра, первые входы разрядов которого соединены с выходами блока двухвходовых сумматоров по модулю два, а вторые входы разрядов которого соединены с выходами блока трехвходовых сумматоров по модулю два, третьи входы сумматоров которого соединены с выходами второго блока элементов И, десятый выход блока синхронизации соединен с входом синхронизаци второго регистра, выходы которого соединены с вторыми входами первого блока элементов И.

1167710

1О

4О

Изобретение относится к импульсной технике.

Цель изобретения — увеличение быстродействия генератора и расширение его функциональных возможностей за счет изменения параметров генерируемых им кодов.

На фиг. 1 приведена структурная схема генератора псевдослучайных кодов; на фиг. 2 — блок синхронизации; на фиг. 3— временные диаграммы работы блока синхронизации; на фиг. 4 — регистр сдвига с сумматором по модулю два в цепи обратной связи.

Генератор псевдослучайных кодов (фиг. 1) содержит выходной регистр 1, управляющий вход которого соединен с первым выходом блока 2 синхронизации, второй выход которого соединен с входом синхронизации регистра 3 маски, регистр 4 сдвига с сумматором по модулю два в цепи обратной связи, входы синхронизации которого соединены с третьим и четвертым выходами блока 2 синхронизации соответственно, блок 5 памяти, вход синхронизации которого соединен с пятым выходом блока 2 синхронизации, первый 6 и второй 7 регистры, первый 8 и второй 9 блоки элементов И, блок 10 двухвходовых сумматоров по модулю два, блок 11 трехвходовых сумматоров по модулю два, селектор 12, счетчик 13, вход синхронизации которого соединен с шестым выходом блока 2 синхронизации, выходы счетчика 13 соединены с первой группой входов селектора 12 соответствено, вторая группа входов селектора 12 соединена с Рсоответствующими выходами регистра 4 сдвига с сумматором по модулю два в цепи обратной связи, п выходов которого соединены с первыми входами второго блока 8 элементов И, вторые входы которого соединены с соответствующими выходами блока 5 памяти, адресные входы которого соединены с выходами селектора 12, управляющий вход которого соединен с седьмым выходом блока 2 синхронизации, первая группа из и выходов которого соединена с информационными входами блока 5, вторая, третья и четвертая группы из п выходов блока 2 синхронизации соединены соответственно с информационными входами первого регистра 6, второго регистра 7 и регистра 3 маски, выходы которого соединены с первыми входами сумматоров блока 10 двухвходовых сумматоров по модулю два, вторые входы сумматоров которого соединены с восьмым выходом блока 2 синхронизации, девятый выход которого соединен с входом синхронизации первого регистра 6, выходы которого соединены с первыми входами сумматоров блока 11 трехвходовых сумматоров по модулю два, вторые входы сумматоров которого соединены с выходами первого блока 8 элементов И, первые входы которого соединены с выходами выходного регистра 1, первые входы разрядов которого соединены с выходами блока 10 двухвходовых сумматоров по модулю два, а вторые входы разрядов которого соединены с выходами блока 11 трехвходовых сумматоров по модулю два, третьи входы сумматоров которого соединены с выходами второго блока 9 элементов И, десятый выход блока 2 синхронизации соединен с входом синхронизации второго регистра 7, выходы которого соединены с вторыми входами первого блока 8 элементов И.

Блок 2 синхронизации (фиг. 2) содержит генераторы одиночных импульсов и тумблерные регистры для записи информации в регистры 3, 6, 7 и блок 5 памяти, а также схему синхронизации, формирующую тактовые импульсы (фиг. 3a), осуществляющую их задержку (фиг. Зг), выделяющую из последовательности тактовых импульсов сигналы такта работы (фиг. Зв) и его частей (фиг. Зб), формирующую сигналы синхронизации (фиг. Зд) для счетчика 13.

Регистр 4 сдвига с сумматором по модулю два в цепи обратной связи (фиг. 4) строится в соответствии с порождающим полиномом и содержит схему начальной установки.

Генератор псевдослучайных кодов в каждом из следующих режимов работает следующим образом

Генерирование произвольной последовательности синхросигналов по i-му каналу генератора.

Формируемые синхросигналы выдаются на выход генератора в первой фазе машинного такта (фиг. Зб), а во второй фазе происходит изменение информации на i-ом выходе генератора. Для генерирования синхросигналов по -му каналу необходимо предварительно записать «!» Hà i-ый триггер регистра 3 маски и «О» íà i-ый триггер первого 6 и второго 7 регистров, а в i-ые разряды всех ячеек блока 5 памяти записывается, начиная с первой ячейки, циклически повторяющаяся последовательность синхроимпульсов. Для определенности в данном режиме работы и в последующих режимах предположим, что блок 5 памяти состоит из восьми п-разрядных ячеек. Далее допустим, что необходимо сформировать последовательность синхроимпульсов, состоящую из четырех чередующихся импульсов. Таким образом, в i-ые разряды всех ячеек блока 5 памяти записывается последовательность

10101...10. При этом в течение первой фазы на входi-го триггера регистра 1 будет подана логическая единица, на второй входi-го двухвходового элемента И блока 9 также будет подана логическая единица, а на адресные входы блока 5 памяти через селектор 12 будут подключены выходы счетчика 13, который последовательно, начиная с нулевого кода, меняет свое состояние. Под действием импульсов синхронизации с выходов блока 2 синхронизации на -м выходе регистра 1 будет сформирована последовательность

1 167710

5 t0

35

55 синхроимпульсов, состоящая из четырех импульсов.

Генерирование псевдослучайной последовательности Y с вероятностью P(Y= 1=

=0,5 по 1-му каналу генератора.

Изменение информации на 1-ом триггере выходного регистра 1, т. е. изменение значения Y будет происходить при этом во второй фазе такта работы генератора.

Для генерирования псевдослучайной последовательности Y с вероятностью P (Y= I=

=0,5 по i-му каналу предварительно необходимо записать «О» на 1-ые триггера регистра 3 маски, первого 6 и второго 7 регистров, а в 1-ые разряды всех ячеек блока 5 памяти записать значения единицы.

В течение второй фазы на вход 1-го триггера регистра 1 будет подана логическая единица и на первый вход i-го двухвходового элемента И блока 9 с блока 5 памяти постоянно будет считываться логическая единица. На второй вход1-го элемента И блока 9 с i-го разряда регистра 4 во второй фазе такта работы будет подаваться значение равновероятностной двоичной цифры R(X;=

=l)=0,5, значение которой в каждом такте работы записывается в i-ый разряд выходного регистра 1.

Генерирование псевдослучайных последовательностей У с вероятностью Р(У= 1)=

=0,5 по i-му каналу генератора.

Для генерирования псевдослучайной последовательности У с вероятностью Р(У=1)=,4

=ф0,5 по 1-му каналу предварительно необходимо записать «О» на 1-ые триггеры регистра 3 и второго регистра 7. На i-ый триггер первого регистра 6 записывается «О», если R(Y= I)(0,5 и записывается «1», если

R(Y=1) о 0,5.

Для случая, когда Р(У=1)(0,5, в i-ые разряды всех ячеек блока 5 памяти записывается такое количество единиц, которое определяется заданной вероятностью R(Y=

=1). Рассматриваемый генератор позволяет задавать любую вероятность P(Y=I) из следующего ряда вероятностей:

0 1 2 3 b-1 ь + 2b2 2ь-1

2Ь 2Ü 2b " ?b 2b 2Ь " 2Ь 2b где b — количс. во ячеек памяти блока 5 памяти.

Любую вероятность и ри этом можно представить в следующем виде:

P(Y=1) -, если P(Y= I)(0,5

2b

Р(У= I)=1 -, если Р(У= I))0,5

2b

g= 0,I.

Величина g определяет количество единиц, которое необходимо записать в 1-ые разряды всех ячеек памяти.

В течение второй фазы на вход i-го триггера регистра 1 будет подана логическая единица. На первый вход i-го трехвходового сумматора по модулю два блока 11 подана логическая единица, на второй — логический ноль, на третий вход подключен выход 1-го элемента И блока 9, на первый вход которого подключен1-ый выход регистра 4 а на второй вход — i-ый выход блока 5 памяти, на адресные входы которого подключены Е выходов регистра 4.

Так как адрес ячейки памяти задается регистром 4, то с равной вероятностью считывается содержимое той или иной ячейки памяти блока 5, т. е. P(Z =I) будет определяться количеством ячеек памяти блока 5 и количеством записанных в них единиц.

В общем случае Р(Z — — 1) >g =О,Ъгде b — количество ячеек блока 5 памяти.

Можно показать, что

P(Z>= I)=P(Z = I) ° Р(Х; =1)= 2 2Ь

Так как на один из входов трехвходового сумматора по модулю два подана логическая единица, то

Р(Хз= l )=1 — Р(2г= 1)=1 — g/2b.

Генерирование псевдослучайной последовательности Y с вероятностью P(Y=I)=0,5 по 1-ому каналу генератора и с вероятностью

Я® изменения выходного сигнала У на противоположный в каждом такте работы генератора.

Для организации работы генератора гсевдослучайных кодов в данном режиме предварительно необходимо записать «О» на i-ые триггеры регистров 3 маски и первого регистра 6. На i-ый триггер второго регистра 7 записывается «1».

Вероятность P(f) изменения выходного сигнала Y на противоположный в каждом такте работы генератора определяется величиной

P(f)=P(Z = I )= P(Z i = l) P(X 1)= —, Х

Х

2 2b

При этом выход r-го триггера регистра 1 через i-ый элемент И блока 8 подключается к входу трехвходового сумматора по модулю два блока 11. Таким образом, i-ый триггер регистра 1 вместе с сумматором по модулю два блока 11 представляет собой триггер со счетным входом, который меняет свое состояние на противоположное только в том случае, когда на его вход поступает логическа я еди ни ца.

Таким образом, на выходе i-го канала генератора генерируется последовательность

У с вероятностью P(Y=I)=0,5 и с вероятностью изменения выходного сигнала на противоположный P(f).

Генерирование импульсной последовательности типа меандр.

Для работы генератора псевдослучайных кодов в данном режиме необходимо предварительно записать «О» Hà i-ый триггер ре1167710 гистра 3 маски и «1» íà i-ые триггеры первого 6 и второго 7 регистров. В i-ые разряды всех ячеек блока 5 памяти записать «О».

В течение второй фазы на вход -го триггера регистра 1 будет подана логическая единица, а на первый вход i-го двухвходового элемента И блока 9 с блока 5 памяти постоянно будет считываться логический ноль. Таким образом, на выходе элемента И блока 9 также будет логический ноль, т. е. íà i-м выходе регистра 1 будет сформирована импульсная последовательность типа меандр.

Генерирование псевдоциклических кодов.

Псевдоциклические коды — это такие псевдослучайные коды, которые имеют одно общее свойство с циклическими кодами: в данный момент времени возможно изменение значения только одного двоичного разряда кода. Соседние коды псевдоциклической последовательности кодов могут отличиться только в своем разряде. 20

Для работы генератора псевдослучайных кодов в данном режиме по некоторым С каналам необходимо определить номера каналов, на выходах которых должен генерироваться псевдоциклический код. Предположим, псевдоцнклический код необходимо генерировать по выходам i-го (i+1), (i+2) ...

i+(C — 1) канала, хотя в общем случае reнерирование псевдоциклического кода может осуществиться и по выходам каналов с произвольными номерами.

На i, (i+1), (i+2), ... i+(C — 1) триггеры регистра 3 маски и íà i, (i+1), ..., i+(C — 1) триггеры первого регистра 6 записывается логический ноль, а на i, (i+1), (i+2), i+(C — 1) триггеры второго регистра 7 записывается логическая единица. В первую ячейку блока 5 памяти, начиная с i-ro no

i+(C — 1)-ый разряды записывается код 100... ...О, во вторую ячейку — код 010...0, в третью001...0 и так далее до С-ой ячейки, в которую записывается код 000...1. В С+ 1-ую ячейку блока 5 памяти записывается код 100...0 и так процедура записи продолжается до тех пор, пока во все ячейки памяти не будет записана информация подобным образом.

По приходе кода адреса на адресные входы блока 5 памяти из одной из ячеек 5 памяти считывается код, который состоит из логических нулей и единицы. Таким образом, только через один элемент И блока 9 значение равновероятностного символа поступит на вход сумматора по модулю два блока 11 и при равенстве этого сигнала логической единице значение выходного

50 символа изменится на противоположное.

Таким образом, в каждый такт работы возможно изменение значения только одного выходного символа на противоположное.

Генерирование последовательности типа

«бегущая единица».

Под последовательностью типа «бегущая единица» понимается последовательность кодов, у которых значение только одного разряда может быть равным единице, а значения остальных разрядов равняются нулю.

Для работы генератора псевдослучайных кодов в данном режиме на i, i+1, i+2, i+3, ...

i+(C — 1) в триггеры регистра 3 маски, первого 6 и второго 7 регистров записывается значение логического нуля, а в разряды ячеек блока 5 памяти, с i-го по i+(C — 1)-ые разряды, записывается (циклически) последовательность кодов, содержащих только одну логическую единицу.

Таким образом, в результате функционирования генератора псевдослучайных кодов только на один из триггеров регистра 1 записывается значение логической единицы.

Генерирование последовательности типа

«бегущий ноль».

Этот режим работы генератора отличается от предыдущего только тем, что в память

С каналов генератора записывается (циклически) последовательность кодов, содержащих только один логический ноль.

Генерирование псевдослучайной последовательности, в которой отсутствует один или несколько возможных кодов.

Предположим, по C=4 выходам генератора псевдослучайных кодов необходимо запретить появление кода типа 1010. Тогда в ячейки блока 5 памяти записываются (циклически) коды типа «бегущий ноль», а на триггеры регистра 6 записывается код, обратный коду 1010.

Из рассмотренных режимов работы генератора псевдослучайных кодов видно, что, если в известном устройстве для формирования последовательности У с вероятностью Р(У=1)Ф0,5, необходимого для случая P(V=1)=1/16, выполняют четыре такта работы, то в предлагаемом — только один такт работы генератора псевдослучайных кодов. При этом в предлагаемом устройстве наряду со всеми последовательностями, формируемыми в известном, формируются также последовательности с запрещением появления в них определенных комбинаций и расширением диапазона изменения вероятности выходных сигналов генератора.

1167710 а С блодм

dnono э

/o 3 Юлобы

dnono У

На С dnoik блока б

На Ялаби йока 0 на с Олой блока 7

На У deodar блока 7

Ha W длобм блока 5

> йа ЭблаЬ блока Х

Фиа2

К блокам 9, 12

Фиг4

Составитель Ю. Бурмистров

Редактор И. Ковальчук Техред И. Верес Корректор М. Пожо

Заказ 4443/52 Тираж 872 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5 филиал ППП «Патент», г. Ужгород, ул. Проектная, 4