Преобразователь код-частота

 

ПРЕОБРАЗОВАТЕЛЬ КОД-ЧАСТОТА, содержащий сумматор, первые п входов которого подключены к соответствую щим выходам регистра, тактируемый вход которого соединен с шиной тактирования и тактируемым входом вы ходного формирователя импульсов, выход которого соединен с выходной шиной, отлича-ющийся тем, что, с целью расширения функциональных возможностей и повышения точности преобразования, в негр введены цифровой компаратор, комбинационный сумматор и преобразователь кода, входы которого подключены к соответствующим шинам кода режима и соответствуювщм первьм входам цифрового компаратора, а выходы к соответствующим первым входам комбинационного сумматора, вторые входы которого подключены к соответствующим шинам входного кода, а выходы - к соответствующим вторым п входам сумматора, выходы которого подключены к соответствующим разрядным (Л входам регистра, выходы которого соединены с соответствующими вторыс ми входами цифрового компаратора, выход которого соединен с информационным входом выходного формирователя импульсов и тактируемым входом преобразователя кода. 535 Ч Ч СО О)

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) () l) 4(51) Н 03 M 1/86

ОПИСАНИЕ ИЗОБРЕТЕН 6

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3688480/24-24 (22) 09.01.84 (46) 15.07.85. Бюл. М 26 (72) С.А.Ефимов (71) Специальное конструкторское бюро вычислительной техники СО АН

СССР и Вычислительный центр СО АН

СССР (53) 681.325(088.8) (56) !. Авторское свидетельство СССР

Р 345609, кл. Н 03 К 13/02> 1973.

2. Авторское свидетельство СССР

М 966890, кл. Н 03 К 13/02 ° 1981 (прототип). (54)(57) ПРЕОБРАЗОВАТЕЛЬ КОД-ЧАСТОТА, содержащий сумматор, первые и входов которого подключены к соответствующим выходам регистра, тактируемый вход которого соединен с шиной тактирования и тактируемым входом выходного формирователя импульсов, выход которого соединен с выходной шиной, отличающийся тем, что, с целью расширения функциональных возможностей и повышения точности преобразования, в него введены цифровой компаратор, комбинационный сумматор и преобразователь кода, входы которрго подключены к соответствующим шинам кода режима и соответствующим первым входам цифрового компаратора, а выходы— к соответствующим первым входам комбинационного сумматора, вторые входы которого подключены к соответствующим шинам входного кода, а выходы — к соответствующим вторым и входам сумматора, выходы которого под ключены к соответствующим разрядным входам регистра, выходы которого соединены с соответствующими вторыми входами цифрового компаратора, выход которого соединен с информационным входом выходного формирователя импульсов и тактируемым входом преобразоватепя кода.

1 f67736

Изобретение относится к измерительной и вычислительной технике и может быть использовано в системах обработки и передачи информации, а также в измерительной технике в качестве формирователя равномерной сетки частот.

Известен преобразователь код-частота, содержащий триггер, вертиль, генератор эталонной частоты, элементы И, элементы ИЛИ, сумматор, элемент задержки и датчик кода jl) .

Точность преобразования этого устройства обусловлена методической погрешностью дискретности. Методическую погрешность можно свести к минимуму подбором частоты эталонного генератора, но исключить ее невозможно. Необходимость подбора частоты эталонного генератора является 20 недостатком, так как вынуждает иметь большой набор кварцевых резонаторов (или других высокостабильных источников частоты), что осуществить невозможно. 25

Наиболее близким.по технической сущности к предлагаемому является преобразователь код-частота который содержит сумматор, первые и входов которого подключены к соответствую- gp щим выходам регистра, тактируемый вход которого соединен с шиной тактирования и тактируемым входом выходного формирователя импульсов, выход которого соединен с выходной шиной, при этом информационные входы регистра подключены к соответствующим выходам мультиплексора, первые и входов которого подключены к соответствующим шинам установки фазы, > вторые и входы — к соответствующим выходам сумматора, а вход управления — к шине управления, причем выход переноса сумматора подключен к информационныму входу выходного формирователя импульсов (2$p

Выходная частота преобразователя равна

R. вых 2" ) где f — частота эталонного гене

pampas и - разрядность регистра и сумматора, Р— входной код преобразователя. 55

Из выражения (1) видно, что дискретность установки частоты определяется выражением

6f 2ч (2)

При разработке преобразователей код-частота задаются требования к следующим параметрам: частотный диапазон и дискретность частоты (частотный шаг). Эти параметры могут иметь различные значения в зависимости от поставленной задачи. Возможны также случаи, когда, испельзуя выражения (t) соответствующее выходной . частоте данного преобразователя кодчастота, невозможно точно подобрать значения f и и, чтобы удовлетворить заданной дискретности установки частоту и количеству установочных частот. Такое обстоятельство вызывает необходимость так подобрать значения f и и, чтобы полученная дискретность установки частоты как можно меньше отличалась от заданной. Это приводит к определенной погрешности установки частоты и, в конечном счете„ .снижает точность преобразования.

Из сказанного следует, что рассмотренный преобразователь код-частота имеет ограниченные функциональные возможности и вытекающую из этого методическую погрешность установки частоты.

Цель изобретения — расширение функциональных возможностей и повышение точности преобразования.

Поставленная цель достигается тем, что в преобразователь код-частота, содержащий сумматор, первые и вхо-. дов которого подключены к соответствующим выходам регистра, тактируемый вход которого соединен с шиной тактирования и тактируемым входом выходного формирователя импульсов, выход которого соединен с выходной шиной, введены цифровой компаратор, комбинационный сумматор и преобразователь кода, входы которого подключе» ны к соответствующим шинам кода режима и соответствующим первым входам цифрового компаратора, а выходы— к соответствующим первым входам комбинационного сумматора, вторые входы которого подключены к соответствующим шинам входного кода, а выходык соответствующим вторым и входам сумматора, выходы которого подключены к соответствующим разрядным входам регистра, выходы которого соединены с соответствующим вторыми входами цифрового компаратора, выход ко1167736

3 кода.

Преобразователь работает следующим образом.

На шины 8 подается входной код N„ а на шины 9 — код режима М, на шине 4 тактирования 7 действует импульсный сигнал с частотой Е„ . Входной код И„ поступает на вход комбинационного сумматора 4. На второй вход комбинационного сумматора 4 поступает 4 код с выхода преобразователя 5 кода, на вход которого поступает код режима, определяемый числом И. Код режима М преобразуется в дополнительный код М„„„ преобразователем 3 кода.

Выдача кода Мд,„на вход комбинационного сумматора 4 присходит только в те моменты, когда на тактируемом входе преобразователя 5 кода появляется сигнал, поступающий с выхода цифрового компаратора 3. Ири отсутствии сигнала на тактируемом входе преобразователь 5 кода формирует. торого соединен с информационным входом выходного формирователя импульсов и тактируемым входом преобразователя кода.

На чертеже дана структурная электрическая схема устройства.

Преобразователь содержит сумматор 1, регистр 2, цифровой компаратор 3, комбинационный сумматор 4, преобразователь 5 кода, выходной формирователь 6 импульсов, шину 7 тактирования, шины 8 входного кода, шины 9 кода режима и выходную шину 10.

Первые и входов сумматора t подключены к выходам регистра 2, тактируемый вход которого соединен с шиной 7 и тактируемым входом выходного формирователя 6, входы преобразователя кода 5 подключены к соответствующим шинам 9 и первым входам цифрового комнаратора 3, а выходы— к первым входам входного комбинационного сумматора 4, вторые входы которого подключены к соответствующим шинам 8, а выходы †. к соответствующим вторым и входам сумматора 1, выходы которого подключены к соответствующим разрядным входам регистра 2, выходы которого соединены с соответствующими вторыми входами цифрового компаратора 3, выход которого соединен с информационным входом выходного формирователя 6 и тактируемым входом преобразователя 5 код, равный нулю. До появления сигнала на тактируемом входе преобразователя 5 кода на выходе комбинационного сумматора 4 повторяется входной код N» который поступает на вход сумматора 1, на второй вход сумма- . тора 1 поступает код, содержащийся в регистре 2. На информационные входы регистра 2 поступает код, веt0 личина которого определяется как сум ма входного кода Nz и кода, содержащегося в регистре 2. При поступлении импульсного сигнала с шины 7 на тактируемый вход регистра 2 происходит запись в регистр 2 кода с выхода сумматора 1. При этом на выходе сумматора 1 формируется новое число, значение которого по сравнению с предыдущим состоянием увеличилось на ве20 личину N<. С приходом следующего импульсного сигнала на тактируемый вход регистра 2 снова увеличится значение выходного кода сумматора 1 на величину N<, С каждым новым так25 том происходит также увеличение значения содержимого регистра 2. Выход ной код регистра 2 поступает на вход цифрового компаратора 3, на второй вход которого подается код зо режима М. Цифровой компаратор 3 сравяивает значение содержимого регистра 2 с величиной кода режима, И. Если величина выходного кода регистра 2 больше или равна, величине кода резима М, на выходе цифрового компаратора 3 появляется сигнал, который поступает на информационный вход выходного формирователя 6 и тактируемый вход преобразователя 5 кода. На выходной шине 10 с выхода формирователя 6 появляется сигнал при наличии на его входах одновременно тактирующего сигнала и сигнала с выхода цифрового компаратора 3. Таким образом, при поступлении импульсов на тактируемый вход регистра 2 происходит увеличение содержимого регистра 2 °

При достижении состояния, при котором выполняется неравенство

О L > M (3) где Š— выходной код регистра 2, а М вЂ” код режима, на выходе цифрового компаратора 3 появляется сигнал, который поступает на тактируемый вход преобразователя 5 кода. На выходе преобразователя 5 кода формируется дополнительный код М „. На выходе комбинационного сумматора 4

f 167736 формируется код, величина которого определяется как разность входного кода И„ и кода режима M. За время очередного такта соцержимое регистра 2 уменьшится на величину М.

Если в последующие такты условие (3) не выполняется, то выход преобразователя кода блокируется и на выходе комбинационного сумматора повторяется входной код N„, и накопление содержимого регистра 2 повторяется вышеописанным способом.

Из описания функциональной схемы вытекает, что накопление содержимого регистра 2, формирование сигнала сравнения цифровым компаратором 3 и формирование выходного сигнала будет происходить циклически, т.е. этот процесс является периодическим.

Период появления выходных импульсов можно определить по формуле

<0

Т= — P-еобег pe- — +е 1 его К->jV- — Ц (Ф) 25 где M — код режима;

N„ — входной код;

К вЂ” порядковый номер выходного импульса, по отношению к

30 которому измеряется период — частота эталонного генео ратора;

entier(z) — функция выцеления целой части чис- З5 ла z.

Анализ выражения (4) показывает, что и общем случае период появления выходных импульсрв является неравномерным, но эта неравномерность циклически повторяется, т.е. получается периодическая последовательность пачек импульсов, распределение импульсов в пачке зависит от величин М и N . В частных случаях последовательность импульсов может быть равномерной. Период повторения пачек импульсов будет равен:

1 М

ЦВ (5)

50 к нод(м,ы„) где М вЂ” код режима;

НОД(И<И„) — наибольший общий делитель чисел M и М„; — частота эталонного генератора.

Усредненная частота за период Т. для выходных импульсов преобразователя равна (6) где N — входной код преобразователя, М вЂ” код режима, — частота эталонного генератора.

Из выражения (6) видно, что на выходе преобразователя имеем сигнал с частотой, прямопропорциональной входному коду.

Возможность управления предлагаемым преобразоватслем при помощи кода режима M дает преимущества перед прототипом,так как благодаря этому расширяются функциональные возможности при выборе частотного шага формируе-. мой сетки частот и тем самым повышается точность установки частоты.

Для полного исключения неравномерности выходных импульсов достаточно на выходе преобразователя поставить делитель, частоты с коэффициентом деления (М-1)f(f факториал). Это исключает для любых соотношений M и N< появление неравномерностей в выходных импульсах преобразователя кодчастота. Тогда выходная частота равна

= — - N, m = (М-1)! (7)

Вь1 M,m где m — коэффициент деления счетчика на выходе.

Для работы преобразователя кодчастота необходимо обеспечить

2" ) М, 2 М (8) где п — разрядность сумматора регистра 2, входного комбинационного сумматора 4, преобразователя 5 кода;

1 — разрядность входного кода. °

Технико-экономические преимущества изобретения эаключатся в расширении функциональных возможностей за счет осуществления управления дискретностью преобразования, что повышает тонность установки частоты и расширяет область применения устройства. l l 67 736

Составитель В.Войтов

Техред О,В щиаина Корректор E.Cupoxuau.

Редактор И.Ковальчук

Заказ 4445/54 Тиран 872 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1!3035, Иосква, X-35, Рауаская наб. ° де 4/5 филиал -ППП "Патент", r.укгород, ул.Проектная, 4