Устройство для задания тестов



 

УСТРОЙСТВО ДЛЯ ЗАДАНИЯ ТЕСТОВ, содержащее генератор тактовых импульсов, формирователь импульсов, коммутатор , блок заданий адреса, счетчик импульсов , дешифратор, блок задания начального кода, генератор псевдослучайных кодов, причем вход сброса генератора тактовых импульсов соединен с первым выходом формирователя импульсов, входом сброса счетчика импульсов и входом сброса генератора псевдослучайных кодов, второй выход формирователя импульсов соединен с первым входом коммутатора, вход формирователя импульсов подключен к выходу дешифратора, входы которого соединены с выходами счетчика импульсов, установочные входы счетчика импульсов подключены к первой группе выходов блока задания адреса, а счетный вход - к первому выходу генератора тактовых импульсов и к тактовому входу генератора псевдослучайных кодов,первый выход коммутатора соединен с входом режима блока задания начального кода, второй и третий выходы коммутатора - с синхровходом и с входом сдвига блока задания начального кода, выходы которого соединены с информационными входами генератора псевдослучайных кодов, отличающееся тем, что, с целью расширения области использования устройства, в него введены блок задания режимов, первый, второй и третий блоки элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, счетчик циклов, регистр исходного кода, счетчик исходных кодов, блок элементов И-НЕ, два элемента И, два элемента И-НЕ, регистр адреса синхронизации, схема сравнения , причем первый и второй выходы блока задания режима соединены с вторым и третьим входами коммутатора, а третий выход - с управляющим входом блока элементов И-НЕ и с первыми входами первого и второго элементов И, выход второго элемента И соединен с первым управляющим входом второго блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, информационные входы которого подключены к выходам генератора псевдослучайных кодов, а выходы являются информационными выходами устройства , второй выход генератора тактовых импульсов соединен с первым входом первого элемента И-НЕ, второй вход которого подключен к выходу второго элемента И-НЕ, первый вход которого подключен к выходу переполнения счетчика исходных кодов, а второй вход второго элемента И- SS НЕ подключен к второму выходу формиро (Л вателя импульсов, выход первого элемента И-НЕ подключен к четвертому входу коммутатора и к синхровходу счетчика исходных кодов, информационные входы которого соединены с выходами регистра исходного кода, счетный вход - с четвертым и шестым входами ко.ммутатора, а выходы - с информационными входами блока задания начального кода и блока элементов И-НЕ, О) выходы которого соединены с первой группой входов третьего блока элементов ИСКЛЮЧАСХ ) ЮЩЕЕ ИЛИ, выходы которого соединены с со ел входами регистра адреса синхронизации, выходы которого подключены к первой группе входов схемы сравнения, выход которой соединен с выходом синхронизации устройства и с вторым входом второго элемента И, вторая группа входов схемы сравнения соединена с адресными выходами устройства и с выходами первого блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первая группа информационных входов которого подключена к выходам счетчика импульсов, вторая группа информационных входов - к второй группе выходов блока задания адреса, управляющий вход первого блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ объединен с управляю

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТ

H А BTOPCKOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3561716/24-24 (22) 05.03.83 (46) 23.07.85. Бюл. № 27 (72) А. Л. Самойлов (53) 681.3 (088.8) (56) Новик Г. X. Микроэлектроника, 1982, т. 11, вып. 1, с. 54.

Авторское свидетельство СССР № 1038926, кл. G 05 В 23/02, 1980. (54) (57) УСТРОЙСТВО ДЛЯ ЗАДАНИЯ

ТЕСТОВ, содержащее генератор тактовых импульсов, формирователь импульсов, коммутатор, блок заданий адреса, счетчик импульсов, дешифратор, блок задания начального кода, генератор псевдослучайных кодов, причем вход сброса генератора тактовых импульсов соединен с первым выходом формирователя импульсов, входом сброса счетчика импульсов и входом сброса генератора псевдослучайных кодов, второй выход формирователя импульсов соединен с первым входом коммутатора, вход формирователя импульсов подключен к выходу дешифратора, входы которого соединены с выходами счетчика импульсов, установочные входы счетчика импульсов подключены к первой группе выходов блока задания адреса, а счетный вход — к первому выходу генератора тактовых импульсов и к тактовому входу генератора псевдослучайных кодов, первый выход коммутатора соединен с входом режима блока задания начального кода, второй и третий выходы коммутатора — с синхровходом и с входом сдвига блока задания начального кода, выходы которого соединены с информационными входами генератора псевдослучайных кодов, отличающееся тем, что, с целью расширения области использования устройства, в него введены блок задания режимов, первый, второй и третий блоки элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, счетчик циклов, регистр исходного кода, счетчик исходных кодов, блок элементов И вЂ” НЕ, два элемента И, два элемента И вЂ” НЕ, регистр адпеса синхронизации, схема сравнения, причем первый и второй выходы блоÄÄSUÄÄ 1168951 А дц 4 G 06 F 11/26 ка задания режима соединены с вторым и третьим входами коммутатора, а третий выход — с управляющим входом блока элементов И вЂ” НЕ и с первыми входами первого и второго элементов И, выход второго элемента И соединен с первым управляющим входом второго блока элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ, информационные входы которого подключены к выходам генератора псевдослучайных кодов, а выходы являются информационными выходами устройства, второй выход генератора тактовых импульсов соединен с первым входом первого элемента И вЂ” НЕ, второй вход которого подключен к выходу второго элемента

И вЂ” HE, первый вход которого подключен к выходу переполнения счетчика исходных кодов, а второй вход второго элемента И—

HE подключен к второму выходу формирователя импульсов, выход первого элемента

И вЂ” НЕ подключен к четвертому входу коммутатора и к синхровходу счетчика исходных кодов, информационные входы которого соединены с выходами регистра исходного кода, счетный вход — с четвертым и шестым входами коммутатора, а выходы— с информационными входами блока задания начального кода и блока элементов И вЂ” НЕ, выходы которого соединены с первой группой входов третьего блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которого соединены с входами регистра адреса синхронизации, выходы которого подключены к первой группе входов схемы сравнения, выход которой соединен с выходом синхронизации устройства и с вторым входом второго элемента И, вторая группа входов схемы сравнения соединена с адресными выходами устройства и с выходами первого блока элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ, первая группа информационных входов которого подключена к выходам счетчика импульсов, вторая группа информационных входов — к второй группе выходов блока задания адреса, управляющий вход первого блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ объединен с управляю1168951 щим входом третьего блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и с выходом первого элемента И, второй вход которого соединен с пятым входом коммутатора и с первым выходом счетчика циклов, второй выход которого соединен с вторым управляющим

Изобретение относится к регулирующим и управляющим системам общего назначения, конкретнее к устройствам для испытания и контроля систем управления, и может быть использовано для испытаний, контроля и диагностики неисправностей устройств вводавывода двоичной информации, представленной в виде кодовых комбинаций.

Цель изобретения — расширение области использования устройства.

На чертеже показана схема устройства.

Устройство содержит генератор тактовых импульсов, блок 2 задания режимов, формирователь 3 импульсов, блок 4 задания адреса, счетчик 5 импульсов, первый блок 6 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, дешифратор 7, счетчик 8 циклов, коммутатор 9, регистр 10 исходного кода, счетчик 11 исходных кодов, первый элемент И вЂ” НЕ 12, блок 13 задания начального кода, генератор 14 псевдослучайных кодов, второй блок

15 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, информационные выходы 16 устройства, блок

17 элементов И вЂ” НЕ, третий блок 18 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй элементы И 19 и 20, группу входов 21, регистр 22 адреса синхронизации, схему 23 сравнения, адресные выходы 24 устройства, первый элемент И вЂ” НЕ 25, выход

26 признака операции, вход 27 и выход 28.

Устройство работает следующим образом.

Перед пуском устройства оператор устанавливает на тумблерном регистре блока 4 необходимую разрядность счетчика 5 импульсов в соответствии с информационной емкостью испытуемого блока. С выходов блока

4 единичные потенциалы поступают на соответствующие входы первого блока 6 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, на другие входы которого приходит потенциал, зависящий от режима работы устройства. Если оператор выбирает режим формирования тестов с постоянным, счетным или сдвигающим значением исходного кода, то с выхода блока 2 поступает через элемент И 19 на вход блока 6 элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ нулевой потенциал. Следовательно, на его входах находятся разнополярные потенциалы, которые обуславливают единичные потенциалы на выходах одних элементов, а

5 !

О

40 входом второго блока элементов исключающее ИЛИ, а третий выход — с выходом признака операции устройства, вход сброса счетчика циклов соединен с первым выходом формирователя импульсов, а счетный вход— с выходом дешифратора. на выходах других элементов — нулевые потенциалы.

Таким образом, при установке определенных разрядов блока 4 в счетный режим (нейтральное положение тумблеров) соответствующие разряды счетчика импульсов переключаются по принципу «+ 1». Если на вход первого блока 6 элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ поступает нулевой потенциал, то сигналы со счетчика 5 импульсов через блок 6 проходят на выходы 24 устройства в прямом коде. Если часть тумблеров в блоке 4 установлена в положение «О», то на выходах 24 соответствующих разрядов будут нулевые потенциалы. В случае установки части тумблеров в блоке 4 в положение «1» соответствующие разряды счетчика 5 импульсов устанавливаются по входам в единичное состояние, следовательно на входах соответствующих разрядов блока 6 будут разнополярные потенциалы, которые дают на выходах этих элементов единичные потенциалы, поэтому на входах соответствующих элементов блока 6 будут одинаковые единичные потенциалы, а на их выходах — нулевые потенциалы, которые пройдут на выходы 24 в виде единичных кодов. Следовательно, при установке любых тумблеров в блоке 4 в положение «1» на соответствующем выходе

24 устройства будет также «1». Счетчик 5 импульсов и первый блок 6 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ выполнены таким образом, что при любой установке (в «1» или «0») любого разряда в блоке 4 соответствующий выход 24 устройства устанавливается в состояние, соответствующее положению данного тумблера в блоке 4, а все остальные выходы

24 переключаются в соответствии с работой счетных разрядов счетчика 5 импульсов. При поступлении на вход блока 6 элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ единичного потенциала сигналы на выходы 24 устройства проходят со счетчика 5 импульсов через блок 6 в инверсном коде. При этом обеспечивается проверка испытуемого блока памяти при смене адресов в обратном порядке их следования. В исходное состояние счетчик 5 импульсов устанавливается при нажатии оператором кнопки «Сброс» в формирователе 3 импульсов, на выходе которого

1 168951 при этом вырабатывается сигнал отрицательной полярности, поступающий на обнуляющие входы генератора 1 тактовых импульсов, счетчика 5 импульсов, счетчика 8 циклов и генератора 14 псевдослучайных кодов. Затем тактовые импульсы поступают с выхода генератора 1 тактовых импульсов на вход «+1» счетчика 5 импульсов. Каждый тактовый импульс изменяет состояние счетчика 5 импульсов на «+1». Двоичные коды с выходов «2 — 2 "» счетчика 5 импульсов через блок 6 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ поступают на выходы 24 устройства и являются адресными стимулами, по которым происходит запись тестовой информации, поступающей в испытуемый блок с выходов 16 устройства. После окончания перебора всех состояний счетчиком 5 импульсов на выходе дешифратора 7 формируется сигнал окончания цикла, который поступает в формирователь 3 импульсов, где при этом вырабатывается сигнал сброса, который поступает на обнуляющие входы генератора 1 тактовых импульсов, счетчика 5 импульсов, счетчика 8 циклов и генератора 14 псевдослучайных кодов. Далее цикл формирования адресных кодов повторяется.

Режим формирования проверочных тестов с постоянным исходным кодом. Для этого в блоке 2 оператор устанавливает переключатели в положение «Пост» (постоянный). При этом на вход коммутатора 9 поступает нулевой потенциал, следовательно на первом и втором выходах коммутатора 9 будут потенциалы «1», которые поступают на соответствующие входы блока 13 задания начального кода. Единичный потенциал запрещает сдвиг информации и разрешает запись информации, поступающей на его входы. На вход коммутатора 9 из блока 2 приходит нулевой потенциал, который запрещает прохождение сигналов, поступающих на пятый вход. Следовательно, на четвертом выходе будет единичный потенциал, который проходит по шестому входу коммутатора 9, на второй вход которого поступает единичный потенциал с выхода элемента И вЂ” НЕ 25. В результате на третьем выходе коммутатора 9 будет нулевой потенциал, который поступает на вход блока 13 и запрещает прием информации. С четвертого выхода коммутатора 9 выходит единичный потенциал, который поступает на вход

«+1» счетчика 1, который в этом случае не переключается.

С выхода 2 нулевой потенциал поступает на первые входы элементов И 19 и 20, а также на управляющие входы блока 17 элементов И вЂ” НЕ. В этом случае на выходах блока 17 элементов И†HE будет единичный потенциал, который поступает на первые входы третьего блока 18 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, на другие управляющие входы которого действует нулевой потенциал с выхода элемента И 19, по5

f0

55 ступающий также на вход первого блока 6 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, который при этом пропускает сигналы адресных стимулов со счетчика 5 импульсов на выход 24 устройства в прямом коде. Пуск устройства в работу осуществляется оператором при нажатии кнопки «Сброс» в формирователе 3 импульсов. При этом импульс отрицательной (нулевой) полярности длительностью, равной времени нажатия на кнопку, поступает с выхода формирователя 3 импульсов на первый вход элемента И вЂ” НЕ, на выходе которого появляется положительный сигнал, разрешающий прохождение через элемент И вЂ” НЕ 25 тактовых импульсов, поступающих на вход элемента И вЂ” НЕ 25.

С выхода элемента И вЂ” НЕ 25 пачка тактовых импульсов длительностью, равной времени нажатия кнопки «Сброс» в формирователе 3 импульсов, поступает на установочный С-вход счетчика 11 исходных кодов.

При этом произвольный двоичный код, набранный предварительно оператором на установочном регистре 10 исходного кода, записывается по D-входам в счетчик 11 исходного кода. С выхода коммутатора 9 пачка импульсов поступает на вход блока !3 задания начального кода. С выходов блока 13 задания начального кода двоичный код поступает на информационные входы генератора 14 псевдослучайных кодов. Этот код является начальным кодом тестовой программы, формирующейся в генераторе 14 псевдослучайных кодов. Программа формирования проверочных чисел в генераторе !4 псевдослучайных кодов выбирается оператором.

С выходов генератора 14 псевдослучайных кодов проверочные коды поступают на информационные входы второго блока 15 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, на управляющих входах которого действуют нулевые потенциалы соответственно с второго выхода счетчика 8 циклов и с выхода элемента И 20. Поэтому код числа с выхода генератора 14 псевдослучайного кода через второй блок 15 элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ проходит на выход 16 устройства в прямом коде. Первый двоичный код, поступивший на выходы 16, является первым информационным проверочным стимулом, записываемым в запоминающее устройство (ЗУ) в первый адрес, код которого поступает на адресные входы ЗУ (испытуемый блок ЗУ не показан) с выходов 24 устройства.

В положении «Пост» переключателей в блоке 2 исходный код, записанный в счетчике 11 исходных кодов и в сдвигающем регистре блока 13 задания начального кода,имеет постоянное значение на протяжении всех циклов контроля (циклы контроля подсчитываются счетчиком 8 циклов) . Следовательно, генератор 14 псевдослучайного кода каждый цикл повторяет программу формирования проверочных кодов. Однако на выходах 16 устройства информация прове1168951

55 рочных кодов изменяется каждые два цикла на инверсную, так как после окончания каждого очередного цикла проверки объекта испытаний импульс переполнения счетчика 5 импульсов с выхода дешифратора 7 поступает на вход «+1» счетчика

8 циклов и переключает его в очередное состояние. При этом на первом выходе счетчика 8 циклов формируется признак записи информации в ЗУ, поступающий на выход 26 устройства, на втором — признак инверсии кодов, который управляет работой второго блока 15 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а на третьем — признак инверсии адреса и сигналы переключения счетчика 11 исходных кодов. Следовательно, в первом цикле контроля (и во всех последующих нечетных циклах) производится запись информации с выхода 26 устройства в испытываемый блок 34, а во втором (и всех четных циклах) — считывание.

При этом информация при считывании в каждом последующем цикле должна повторять информацию, которая была при записи в предыдущем цикле.

Признак инверсии кодов формируется на втором выходе счетчика 8 циклов в третьем и четвертом, седьмом и восьмом и т. д. циклах проверки ЗУ. С приходом признака инверсии на вход второго блока 15 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ двоичные числа проходят с генератора 14 псевдослучайного кода через блок 15 в инверсном коде, что обеспечивает проверку испытуемого блока ЗУ с учетом предыстории за счет инверсии кодов, записываемых во все адреса ЗУ. С третьего выхода счетчика 8 циклов сигналы переключения поступают на вход коммутатора 9, на других входах которого держатся запрещающие потенциалы. Следовательно, сигналы на вход блока 13 задания начального кода и вход счетчика 11 исходных кодов не поступают. Это означает, что формирование тестовых последовательностей в генераторе 14 псевдослучайного кода осуществляется от одного исходного кода, установленного оператором на регистре 10 исходного кода. Исходный код на регистре

10 может быть любым в пределах совокупности кодовых комбинаций, число которых равно 2 о (где 20 — разрядность установочного регистра 10).

Формирование проверочных тестов с изменением начального кода каждой тестовой программы путем сдвига исходного кода.

Для этого оператор устанавливает переключатели в блоке 2 в положение «РгС» (регистр сдвигающий) . В этом случае на вход коммутатора 9 поступает единичный потенциал, разрешая прохождение сигналов по другим его входам. На выходах блока 2 будут по-прежнему запирающие нулевые потенциалы, которые запрещают прохождение сигналов через коммутатор 9, а также через элементы И 19 и И 20 и блок 17 элементов И вЂ” НЕ.

При нажатии кнопки «Сброс» в формирователе 3 импульсов, как и в рассмотренном режиме работы устройства, происходит запись исходного кода с регистра 10 в счетчик 11 исходных кодов. С выхода формирователя 3 импульсов во время нажатия кнопки «Сброс» поступает нулевой потенциал на первый вход коммутатора 9 и затем проходит на вход режима блока 13 задания начального кода в виде положительного потенциала и разрешает произвести запись информации, поступающей со счетчика 11 исходных кодов на входы блока 13 задания начального кода. Пачка тактовых импульсов с выхода формирователя 3 импульсов приходит на четвертый вход коммутатора 9, и затем поступает на вход блока 13 задания начального кода. После отпускания кнопки «Сброс» в формирователе 3 импульсов потенциал на первом входе коммутатора 9 становится единичным.

При этом на его выходе и соответственно на входе блока 13 задания начального кода появляется нулевой потенциал, который запрещает в дальнейшем запись информации и разрешает сдвиг записанной информации.

Формирование проверочных тестов с изменением начального кода путем автоматического перебора значений исходного кода.

Для этого оператор устанавливает переключатель блока 2 в положение «СчИК» (счетчик исходных кодов). Нулевой потенциал с первого выхода блока 2 поступает на вход коммутатора 9, на выходах которого будут единичные потенциалы, постулающие на входы блока 13 задания начального кода. Единичные потенциалы на указанных входах запрещают сдвиг информации и разрешают только прием информации по D-входам, на которые поступают коды со счетчика 11 исходных кодов через входы блока задания начального кода. После нажатия оператором кнопки «Сброс» в формирователе 3 импульсов код числа, набранный на регистре 10, запишется в счетчик 11 исходных кодов. После каждых четырех циклов контроля, как уже рассматривалось, происходит переключение третьего разряда счетчика 11 исходных кодов. Сигналы переключения поступают на вход коммутатора 9, на другой вход которого приходит разрешающий потенциал с переключателя в блоке 2. На четвертый выход коммутатора 9 пройдут сигналы переключения третьего разряда счетчика 8 циклов, которые поступают на вход «+1» счетчика

11 исходных кодов. Кроме того, с четвертого выхода коммутатора 9 сигналы переключения подаются и на вход этого же коммутатора и далее направляются на вход блока !3 задания начального кода. Причем, при первом переключении третьего разряда счетчика 8 циклов по окончании четвертого цикла на входе блока 13 задания на1 168951

45

55 чального кода появляется отрицательный перепад, записывает в него информацию, поступившую со счетчика 11 исходных кодов.

Следовательно, каждые восемь циклов контроля в блок 13 записывается новая информация. При следующем переключении третьего разряда счетчика 8 циклов в нулевое состояние (восьмой цикл) на входе блока 13 задания начального кода будет положительный перепад сигнала, который не изменяет состояния блока 13 задания начального кода. В то же время на входе «+1» счетчика 11 исходных кодов в это время появляется отрицательный перепад, который переключает его в следующее состояние. Таким образом, первые четыре цикла происходит контроль проверяемого ЗУ при нулевом начальном коде, поступающем на входы генератора 14 псевдослучайных кодов с блока 13 задания начального кода. Затем в блок 13 записывается первый начальный код, поступающий со счетчика 11 исходных кодов.

Через следующие четыре цикла изменяется состояние счетчика 11 исходных кодов, т. е. информация нового начального кода держится на входах генератора псевдослучайного кода в течение восьми циклов и изменяется в начале четвертого, двенадцатого, двадцатого и т. д. циклов.А в счетчике 11 исходных кодов информация меняется также через восемь циклов, но в восьмом, шестнадцатом, двадцать четвертом и т. д. циклах. Такое разнесение моментов смены информации в счетчике 11 исходных кодов и блоке 13 задания начального кода позволяет избежать нежелательных временных накладок при переписи информации из счетчика 11 в блок 13. При 20-разрядном счетчике 11 исходных кодов максимальное число исходных кодов равно 2 о. Каждый исходный код является начальным кодом очередной тестовой программы, формируемой в генераторе 14 псевдослучайных кодов. Следовательно, максимальное число тестовых программ 2 о. При этом каждая тестовая программа формируется синхронно с работой счетчика 5 импульсов, вырабатывающего коды адресных стимулов. Поскольку максимальное число комбинаций в счетчике 5 равно

2, то и каждая тестовая программа, фор16 мируемая генератором 14 псевдослучайных кодов, содержит 2 двоичных комбинаций.

Следовательно, общее число различных комбинаций двоичного кода, формируемых генератором 14 псевдослучайного кода, равно

220 215 23б

Рассмотренный режим формирования исходных кодов позволяет находить наиболее тяжелые кодовые последовательности для каждого конкретного типа оперативной памяти. При нахождении такого исходного кода необходимо установить его на тумблерах регистра 10, перевести переключатели в блоке 2 в положение «Пост». При этом исходный код не меняет своего значения. Затем выясняют причины неустойчивой работы

35 блока памяти при записи кодами данной тестовой программы.

Формирование проверочного теста «Долбление по адресам» (бегущая 1,0). Для этого оператор устанавливает переключатель в блоке 2 в положение «Долб». Переключатели в регистре 22 адреса синхронизации устанавливают в положение «О». В отличие от предыдущего режима с переключателя блока 2 поступает единичный потенциал, который подается на первые входы элементов И 19 и И 20, а также на управляющие входы блока 17 элементов И вЂ” НЕ. В первом цикле работы с третьего разряда счетчика 8 циклов поступает нулевой потенциал на второй вход элемента И 19; следовательно, на его выходе также будет нулевой сигнал, который подается на управляющие входы первого 6 и третьего 18 блоков элементов ИСКЛЮЧАЮЩЕЕ ИЛИ.

При этом код числа со счетчика 11 исходных кодов проходит, инвертируясь через блок 17 элементов И вЂ” НЕ и далее транслируется без изменения через блок 18 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, через регистр 22 адреса синхронизации на схему

23 сравнения. Это число, как было рассмотрено в предыдущем режиме, неизменно в течение восьми полных циклов работы устройства. Причем, первое число на выходе счетчика 11 исходных кодов содержит во всех разрядах «О». В это время начинает работать счетчик 5 импульсов. Первоначальное его состояние также «О» во всех разрядах. Двоичное нулевое число проходит через первый блок 6 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ на выходы 24 устройства и на вторые входы схемы 23 сравнения, на первые входы которой поступает число с «1» во всех разрядах (так как число со счетчика

11 исходных кодов прошло через блок 17 элементов И вЂ” НЕ). Схема 23 сравнения выполнена таким образом, что сигнал равенства на ее выходе будет только тогда, когда на всех одноименных входах будут противоположные значения, т. е. таблица истинности описывается следующим образом.

Входы Выходы

21 27 28

О О О

О 1 1

1 О 1

I I О

Таким образом, в первый момент времени пока в счетчике 5 импульсов держится число «О» во всех разрядах, на выходе схемы 23 сравнения будет единичный сигнал, который проходит через открытый элемент

И 20 на вход второго блока 15 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. При этом первое двоичное число пройдет с выходов генератора 14 псевдослучайных кодов через блок 15 элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ в инверсной форме. Во втором такте работы счетчик 5 импульсов изменяет свое

1168951 состояние на «+!». При этом на выходе схемы 23 сравнения появляется нулевой потенциал, который через элемент И 20 проходит на вход блока 15 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, что обуславливает прохождение кодов с выхода генератора псевдослучайных кодов через блок 15 в прямом коде. По мере изменения состояний счетчика

5 импульсов на выходе схемы 23 сравнения будет всегда нулевой потенциал, обуславливающий прохождение проверочных чисел через блок 15 в прямом коде. Иначе говоря, в первом цикле работы устройства, когда осуществляется запись информации в проверяемое запоминающее устройство, по нулевому адресу записывается инверсный код, а во все остальные адреса прямой код, т. е. проверяется сохраняемость информации, записанной в инверсном коде по нулевому адресу, при «долблении» по остальным адресам информацией обратного значения. При этом проверяются все паразитные связи, имеющиеся между различными адресами в запоминающем модуле интегрального типа, например в полупроводниковых микросхемах памяти.

Во втором цикле работы с первого выхода счетчика 8 циклов на выход 26 устройства поступает признак считывания и в дальнейшем цикл работы повторяется с той разницей, что с выхода 16 поступают эталонные коды, которые точно соответствуют считанной из запоминающего устройства информации. В случае несоответствия дается заключение о неустойчивости хранения информации в нулевом адресе при воздействии («долблении») кодом обратного значения по всем другим адресам. (Схема сравнения считанной и эталонной информации в данном устройстве не рассматриваются, так как оно не имеет такой задачи). В случае положительного результата при проверке ЗУ в первом и втором циклах устройство переходит к третьему циклу контроля. При этом на первом выходе счетчика 8 циклов будет «О» (признак записи), а на втором

«1» — признак инверсии, поступающий на вход блока 15 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. При этом проверка повторяется, но путем воздействия кодами обратного значения по отношению к кодам первых двух циклов. При этом записываются коды в возрастающем порядке следования адресов, а затем считываются, так проходят третий и четвертый циклы контроля. В циклах с

5-ro по 8-й работа повторяется как в циклах с 1-го по 4-й, но с выхода третьего разряда счетчика 8 циклов единичный потенциал поступает через открытый элемент И 19 на управляющие входы блока 18 элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ и на вход блока 6 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. При этом значение кодов на выходах этих блоков поменяется на обратное. Следовательно, в циклах проверки с 5-го по 8 и ра5

55 бота устройства аналогична работе в циклах с 1-го по четвертый, но при обратном (убывающем) порядке следования адресов.

Следующий, девятый цикл работы начинается с формирования кода адреса в счетчике 5 импульсов. При этом первый код адреса имеет значение 00...00. Этот код проходит через блок 6 элементов ИСКЛЮЧАЮLUEE ИЛИ на выходы 24 устройства и на другие входы схемы 23 сравнения.

Как указывалось, схема 23 сравнения выдает сигнал равенства только тогда, когда на всех разрядах ее по входам будут противоположные пары символов. Однако на первом разряде в первом такте работы второго этапа одинаковые символы. На выходе схемы 23 сравнения при этом признака инверсии («1») нет. Во втором такте второго этапа работы на выходе счетчика 5 импульсов появляется код вида: 00...01.

В этом случае условия сравнения выполняются, следовательно, признак инверсии в циклах контроля с 9-го по 16-й (второй этап) появляется на выходе схемы 23 сравнения при формировании в счетчике 5 импульсов кода, соответствующего первому адресу, т. е. при появлении на выходах

24 устройства первого адреса информации, на выходах 16 устройства имеется инверсное значение по отношению к другим адресам. В циклах контроля с 7 до 24 (третий этап) признак инверсии на выходе схемы

23 сравнения будет во втором адресе, в

25 — 32 (четвертый этап) циклах — в третьем и т. д. Таким образом, каждый адрес блока памяти проверяется инверсным кодом по отношению к другим адресам в прямом и обратном порядке их следования. Проверочные коды в тесте «Долбление по адресам» на выходах 16 устройства по структуре равны коду числа на выходах счетчика 11 исходных кодов. В пределах каждых восьми циклов структура числа на выходах 16 устройства не меняется (если не считать инверсию кодов), но каждые 8 циклов происходит смена информации синхронно с переключением счетчика 11 исходных кодов. Это обеспечивает при проверке блоков памяти тестов «Долбление по адресам» также проверку на кодоустойчивость по разрядам информационного слова.

Диагностика неисправностей в проверяемом блоке памяти при работе с постоянным исходным кодом. Работа в этом режиме, как рассматривалось, осуществляется, когда переключатели в блоке 2 установлены в положение «Пост». При этом начальный код тестовой программы на выходах блока задания начального кода 13 будет постоянным.

Проверочные коды формируются в генераторе 14 псевдослучайных кодов. Если при проверке зафиксирована неисправность в какомлибо адресе, то для отыскания ошибок следует локализовать ошибку, т. е. уменьшить объем опрашиваемых адресов путем отклю1 168951

50 чения старших разрядов счетчика 5 импульсов с помощью тумблеров в блоке 4. Причем, чем меньше остается счетчик разрядов в счетчике импульсов, тем точнее можно определить место неисправности. В устройстве предусмотрена возможность установить конкретный адрес, на котором произошел сбой в работе блока памяти. В генераторе

14 псевдослучайных кодов в этом случае также устанавливается постоянная кодовая комбинация путем установки переключателя в положение «Пост». На регистре 10 исходного кода устанавливается кодовая комбинация, которая была на выходе 16 устройства.

При нажатии кнопки «Сброс» в формирователе 3 импульсов этот код запишется в генератор 14 псевдослучайных кодов. Таким образом, на выходах 24 и 16 устройства при обращении к блоку памяти будут постоянные кодовые комбинации, соответствующие коду предполагаемого неисправного адреса и коду проверочного слова, при котором произошел сбой в работе блока памяти.

Если в этой ситуации ошибка фиксируется, то с помощью осциллографа определяют ее причину и устраняют. На практике встречаются случаи, когда при попытке снизить количество опрашиваемых адресов ошибка (сбой) исчезает. В этом случае необходимо зафиксировать неисправность в определенном адресе при опросе большого массива адресов проверяемого блока памяти. Задача синхронизации осциллографа при этом осуществляется путем запуска луча в ждущем режиме в момент, когда в счетчике 5 импульсов появляется адрес предполагаемой неисправности. Для этого на тумблерах регистра 22 синхронизации устанавливают код адреса с предполагаемой неисправностью в проверяемом блоке памяти. В этом случае сигнал на выходе схемы 23 сравнения появляется только в момент, когда двоичное число на выходе 24 устройства соответствует установленному в регистре 22 коду, который поступает на входы схемы 23 сравнения. Сигнал с выхода схемы 23 сравнения подается на гнездо «Синхр», которое является синхровыходом устройства. С этого гнезда сигнал синхронизации подается на вход запуска осциллографа или другого регистрирующего прибора. При этом на луче осциллографа можно наблюдать считанные из запоминающего устройства сигналы для выявления характера ошибки в интересующем адресе при непрерывном обращении к массиву адресов блока памяти. Таким образом, осуществляется синхронизация осциллографа при проверке блоков памяти в режимах формирования начальных кодов с постоянным значением исходного кода, т. е. когда начальный код тестовой программы

40 на входах генератора псевдослучайных кодов равен исходному коду, набранному на установочном регистре 1 О.

В режимах формирования начальных кодов с переменным значением (сдвиговым, осуществляемым в блоке 13 задания начального кода, или счетным — в счетчике 11 исходных кодов) локализация неисправностей производится в два этапа. Сначала, если зафиксирован сбой в работе блока памяти, фиксируют начальный код. Для этого на установочном регистре 10 устанавливают код, который был на входах генератора 14 псевдослучайных кодов в момент сбоя, а в блоке управления режимами устанавливают переключатели в положение «Пост», при котором формируются в блоке 13 задания начального кода числа с постоянным значением. Если после этого сбой в работе блока памяти продолжает проявляться, то генератор псевдослучайных кодов необходимо перевести в режим формирования постоянных кодов, а на установочном регистре 10 набрать кодовую комбинацию, которая была на выходах 16 устройства. Если сбой и далее фиксируется, то оператор должен найти неисправный адрес, устанавливая тумблеры в блоке 4 установки адреса в положения, соответствующие коду адреса, при котором произошел сбой. Если при этом сбой прекращается, то необходимо определить минимальное число адресов, при котором сбой имеет место.

Если таких адресов много и их трудно рассмотреть на экране осциллографа, то необходимо произвести синхронизацию запуска луча в ждущем режиме работы осциллографа, снимая синхронизирующий сигнал с гнезда «Синхр» устройства. При этом в установочном регистре адреса синхронизации устанавливают на тумблерах код адреса, при котором происходит сбой в работе блока памяти. Для просмотра считанных сигналов на осциллографе в приборе контроля, куда входит предлагаемое устройство, отключают останов по сбою. При этом прибор контроля работает в непрерывном режиме проверки блока памяти.

В режиме контроля блоков памяти тестом с «добавлением» по адресам инверсными кодами сигнал синхронизации на гнезде

«Синхр» будет в момент появления признака инверсии с выхода схемы 23 сравнения.

Это объясняется тем, что в наиболее тяжелых условиях находится адрес, в котором записывается код противоположного значения по отношению ко всем остальным адресам, следовательно, именно этот адрес и требуется рассматривать на экране осциллографа, если по данному адресу возникают сбои в работе проверяемого блока памяти.

1168951

Редактор P. Циника

Заказ 4615/43

Составитель И. Хазова

Техред И. Верес Корректор М. Самборская

Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4(5

Филиал ПГ1П «Патен », г. Ужгород, ул. Проектная, 4

Устройство для задания тестов Устройство для задания тестов Устройство для задания тестов Устройство для задания тестов Устройство для задания тестов Устройство для задания тестов Устройство для задания тестов Устройство для задания тестов 

 

Похожие патенты:

Изобретение относится к цифровой вычислительной технике, в частности к средствам автоматизации контроля и поиска неисправностей в устройствах с дискретным характером функционирования, и может быть использовано в автоматизированных комплексах отладки и ремонта цифровых устройств

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля работоспособности цифровых блоков и схем, поиска и локализации в них неисправностей как в процессе регулировки, так и в процессе эксплуатации

Изобретение относится к системам управления телевидением и радиовещанием

Изобретение относится к цифровой вычислительной технике и может быть использовано в автоматизированных системах для контроля ЭВМ

Изобретение относится к области электрорадиотехники и может быть использовано для проверки функционирования DVD плеера

Изобретение относится к способу и системе отладки многоядерной системы с возможностями синхронной остановки и синхронного возобновления

Изобретение относится к области автоматики и цифровой вычислительной техники

Изобретение относится к испытательной технике и может быть использовано для диагностики функционирования микросхем оперативной памяти во всех отраслях микроэлектроники и радиотехники

Изобретение относится к средствам построения модели состояния технического объекта

 

Наверх