Многоканальный счетчик импульсов

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (1ц4 П 03 К 23/66

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н. АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ И306РЕТЕНИЙ И ОТНРЫТИЙ (21) 3648773/24-21 (22) 30.09.83 (46) 30.07.85. Бюл. N - 28 (72) А.А. Сенюта, А.Г. Далингер и Н.И. Левашов (53) 621.374.3(088.8) (56) Авторское свидетельство СССР

Р 594586, кл, H 03 К 23/00, 1976 °

Шутков Е.И. и др. Многоканальный счетчик импульсов. Л.: Энергия, 1971, с. 6, рис. 1. (54) (57) 1. МНОГОКАНАЛЬНЫЯ СЧЕТЧИК

ИМПУЛЬСОВ, содержащий сумматор, оперативное запоминающее устройство, блок начальной установки, устройство управления, буферное запоминающее устройство, RS-триггер, коммутирующий элемент и буферный регистр, информационный выход сумматора соединен с входом оперативного запоминающего устройства, один вход сумматора соединен с выходом блока начальной уста" новки, первый вход которого соединен с шиной начальной установки, управляющие выходы устройства управления соединены соответственно с управляющими входами буферного запоминающего устройства и блока. начальной установки и оперативного запоминающего устройства, а тактовый вход устройства управления соединен с тактовой шиной, информационные входы буферного запоминающего устройства соединены с информационными шинами, о т л и ч а ю " шийся тем, что, с целью расширения функциональных возможностей за счет программирования модуля счета в любом режиме, вход установки

RS-триггера соединен с выходом буфер„„Я0„„117О61О А ного запоминающего устройства, вход . сброса RS-триггера соединен с вспомогательным выходом устройства управления, который соединен с дополнительными входами блока начальной установки и буферного регистра, вход установки буферного регистра соединен с выходом установки устройства управления, выход оперативного запоминающего устройства через буферный ре-. гистр соединен с вторым информационным входом блока начальной установки ° вь»ход RS-триггера соединен с входом переноса сумматора и первым входом коммутирующего элемента, второй и третий входы которого соединены соответственно с дополнительными выходами блока начальной установки и устройства управления, а выход коммутирующего элемента соединен с входом записи оперативного запоминающего устройства, выход переполнения сумматора соединен с входом переполнения блока начальной установки и с выходной 1киной переполнения, адрес- 4в0 ный выход устройства управления сое- Ж динен с адресным входом оперативtwas ного запоминающего устройства и Ю выходной адресной шиной, второй информационный выход блока начальной установки соединен с вторым йнформационным входом сумматора. а

2. Счетчик по п. 1, о т л ич а ю шийся тем, что блок начальной установки содержит регистр, формирователь импульсов установки и многоразрядный переключатель, вход установки регистра соединен с Входом переполнения блока начальной установ

:ки, вспомогательный вход которого

1170610

15 соединен с входом сброса регистра, информационный вход которого соединен с первым входом блока- начальной установки, первый выход которого соединен с выходом регистра, а первый вход блока начальной установки соединен также с входом формирователя импульсов установки и первым входом многоразрядного переключателя, второй вход, управляющий вход и выход которого соединены соответственно с вторым входом блока начальной установки, выходом формирователя импульсов установки, который является дополнительным выходом блока пачальной установки и вторым выходом блока начальной установки, а управляющий вход формирователя импульсов установки соединен с управляющим входом блока начальной установки.

3. Счетчик по п.1, о т л и— ч а ю шийся тем, что буферное запоминающее устройство содержит регистр из триггеров, элементы И и элемент ИЛИ, выход которого является выходом буферного запоминающего устройства, входы которого соединены с входами установки триггеров регистра, выходы которых соединены с первыми входами соответствующих элементов И, выходы которых соединены с входом сброса того же триггеИзобретение относится к автоматике и вычислительной технике и предназначено для использования в информационно-измерительных и управляющих системах, в функции которых входит подсчет и анализ импульсов, поступающих по разным каналам.

Целью изобретения является расширение функциональных возможностей за счет программирования модуля счета в любом режиме °

На фиг. 1 показана структурная схема многоканального счетчика импульсов (МСИ); на фиг. 2 — структурная схема блока начальной установки (БНУ); на фиг. 3 — структурная схема буферного запоминающего устрой ра регистра и соответствующим „входом элемента ИЛИ, а вторые входы элементов И соединены с управляющим входом буферного запоминающего устройства.

4. Счетчик по п.1, о т л и— ч а ю шийся тем, что устройство управления содержит первый и второй распределители и счетчик адреса, выходы которого являются адресным выходом устройства управления, тактовый вход которого соединен с тактовым входом первого распределителя, выходы которого соединены с вьлодами установки, вспомогательным и дополнительным выходами устройства управления и входом счетчика адреса, который соединен с тактовым входом второго распределителя, входы которого и выход счетчика адреса являются управляющими выходами устройства управления.

5. Счетчик по п.1, о т л и— ч а ю шийся тем, что коммутирующий элемент содержит элемент ИЛИ и дополнительный элемент И, первый и второй входы элемента ИЛИ соединены с первым и вторым входами комм;тирующего элемента, выход элемснта ИЛИ соединен с первым входом дополнительного элемента И, выход и второй вход которого соединены соответственно с выходом и третьим входом коммутирующего элемента. ства (БЗУ); на фиг. 4 — структурная схема устройства управления (УУ); на фиг. 5 — структурная схема коммутирующего элемента; на фиг. 6 — временная диаграмма работы формирования импульса установки.

Многоканальный счетчик импульсов содержит сумматор 1, оперативное запоминающее устройство 2, блок 3 начальной установки, устройство 4 управления, буферное запоминающее устройство 5, RS-триггер 6, коммутирующий элемент

7, буферный регистр 8, информационный выход сумматора 1 соединен с вхо. дом оперативного запоминающего устройства 2, один вход сумматора 1 сое" динен с выходом блока 3 начальной ус1170610 тановки, первый вход которого соединен с внешней шиной 9, управляющие выходы устройства управления 4 соединены с управляющими входами буферного запоминающего устройства 5 и блока

3 начальной установки и оперативного запоминающего устройства 2, а тактовый вход устройства управления 4 соединен с внешней тактовой шиной 10, информационные входы буферного запоминающего устройства 5 соединены с информационными шинами 11, вход установки RS-триггера 6 соединен с вы» ходом буферного запоминающего устройства 5, вход сброса RS-триггера 6 соединен с вспомогательным выходом устройства управления 4, который сое. динен с дополнительными входами блока 3 начальной установки и буферного регистра 8, вход установки регистра 8 соединен с выходом установки устройства управления 4., выход оперативного запоминающего устройства

2 через буферный регистр 8 соединен с вторым информационным входом блока

3 начальной установки, выход RS-триггера 6 соединен с входом переноса сумматора 1 и первым входом коммутирующего элемента 7, второй и третий входы которого соединены с дополнительными выходами блока 3 начальной установки и устройства управления 4; а выход коммутирующего элемента 7 соединен с входом записи оперативного запоминающего устройства 2, выход 35 переполнения сумматора 1 соединен с входом переполнения блока 3 началь. ной установки и с выходной шиной 12 переполнения, адресный выход устройства управления 4 соединен с адрес- 40 ным входом оперативного запоминающего устройства 2 и выходной адресной шиной 13, второй информационный выход блока 3 начальной установки соединен с вторым информационным вхо- 45 дом сумматора 1.

Блок 3 начальной установки содержит регистр 14, формирователь импульсов 15 установки и многоразрядный переключатель 16, вход установки 50 регистра соединен с входом 17 переполнения блока начальной установки, вспомогательный вход которого соединен с входом 18 сброса регистра, информационный вход которого соеди- 55 нен с первым входом 19 блока 3 начальной установки, первый выход 20 которого соединен с выходом регист.ра 14, а первый вход 19 блока началь ной установки 3 соединен также с входом формирователя импульсов 15 установки и первым входом многоразрядного переключателя 16, второй вход, управляющий вход и выход кото рого соединены соответственно с вторым входом 21 блока начальной установки, выходом формирователя импульсов установки 15, который является дополнительным выходом 22 блока начальной установки, и вторым вы" ходом 23 блока начальной установки, а управляющий вход формирователя им" пульсов установки 15 соединен с управляющим входом 24 блока начальной установки.

Буферное запоминающее устройство

5 содержит регистр 25 из триггеров 26, элементы И 27 и элемент

ИЛИ 28, выход которого является выходом 29 буферного запоминающего устройства, входы 30 которого соединены с входами установки триггеров

26 регистра 25, выходы которых соединены с первыми входами соответствующих элементов И 27, выходы которых соединены с входом сброса того же триггера 26 регистра 25 и соответствующим входом элемента ИЛИ 28, а вторые входы элементов И 27 соединены с управляющим входом 31 буферного запоминающего устройства.

Устройство управления 4 содержит первый 32 и второй 33 распределители и счетчик адреса 34, выходы кото" рого являются адресным выходом 35 устройства управления, тактовый вход

36 которого соединен с тактовым входом первого распределителя 32, выходы которого соединены с выходами установки 37, вспомогательным 38 и дополнительным 39 выходами устройства управления 4 и. входом счетчика адреса 34, который соединен с тактовым входом второго распределителя 33, выходы которого и выход счетчика адреса 34 являются управляющими выходами 40 устройства управления.

Коммутирующий элемент 7 содержит элемент ИЛИ 41. и дополнительный элемент И 42, первый и второй входы элемента ИПИ 41 соединены с первым

43 и вторым 44 входами коммутирующего элемента 7, выход элемента ИЛИ 41 соединен с первым входом дополнитель ного элемента .И 42, выход и второй

1170610

При коммутации очередного канала в устройстве управления 4 формируется адрес, соответствующий данному кана- 45 лу, который подается в шину 13 и на адресные входы ОЗУ 2. При этом происходит считывание из ОЗУ 2 текущей информации по данному адресу, которая по команде "Установка" из устройства управления 4 записывается в буферный регистр 8. Далее считанная информация через блок начальной установки 3 подается на информационный вход сумматора-1, на вход переноса которого 55 подается вновь поступившая информация с триггера 6. Если поступил единичный сигнал, то текущее значение вход которого соединены соответственно с выходом 45 и третьим входом

46 коммутирующего элемента.

Сумматор 1 представляет собой 5 двоичный сумматор, имеющий два и-разрядных входа, вход переноса, выход переноса и один и-разрядный выход, и может осуществлять двоичное суммирование двух и-разрядных чисел и сигнала на входе переноса, соответствующего младшему разряду.

В случае переполнения разрядной сетки на выходе переноса появляется сигнал, используемый как строб переполнения.

Оперативное запоминающее устройство (ОЗУ) 2 является устройством памяти, емкостью их N бит, где N число каналов, и имеет и-разрядные информационные вход и выход. В ОЗУ хранится текущая информация по всем каналам. Выбор адреса осуществляется при помощи кода адреса, вырабатываемого в устройстве управления 4.

Буферный регистр 8 необходим для обеспечения высокой помехсзащищенности устройства по выходу переполнения и осуществляет временную зацержку поступления сигнала с выхода

ОЗУ 2 на вход сумматора 1 через блок

3 начальной установки для устранения влияния переходных процессов на выходе ОЗУ 2.

Многоканальный счетчик импульсов 35 работает следующим образом.

Входная информация сначала запоминается в буферном запоминающем устройстве 5, затем раздельно во времени по всем каналам переписывается в 4О триггер 6. числа импульсов в сумматоре 1 увеличивается на единицу младшего разряда

Единица на выходе триггера 6 также разрешает прохождение сигнала "Запись" через коммутирующий элемент 7 и в ОЗУ 2 записывается новое значение числа импульсов по данному адресу.

После записи в буферный регистр 8 и триггер 6-из устройства управления

4 поступает сигнал сброса, устанавливающий их в исходное состояние и подготавливающий их к работе по очередному каналу.

Затем по команде из устройства управления 4 осуществляется-коммутация очередного канала и устаназливается соответствующий ему адрес.

Если к моменту опроса данного канала сигнал на вход не поступил, то в триггер 6 переписывается "(."" (иначе оц остается в нулевом состоянии), суммирования не происходит и сигнал

1 Запись" через коммутирующий элемент 7 не проходит, В ОЗУ 2 при этом по данному адресу сохраняе:c5 с. арал информация.

При поступлении из шины 9 в соответствующем разряде коканды Начальная установка в блоке 3 начальной установки в соответствии с временной диаграммой (фиг. 6) формируется импульс начальной установки и на инфор. мационный вход сумматора 1 подается не текушая информация, а код начальной установки из шины 9, который и записываетея в ячейки ОЗУ 2. Импульс начальной установки из блока 3 начальной установки поступает на соответствующий управляющий вход коммутирующего элемента 7 и разрешает прохождение сигнала "Запись" в ОЗУ 2.

Опрос каналов при этом не прекращается, входная информация поступает на вход переноса сумматора 1 и потерь информации не происходит, Максимальное количество импульсов которое может быть накоплено в каж= дом канале, составляет 2 -1, где

П и — разрядность информационного кон0 тура. При поступлении очередного 2 -го импульса сумматор 1 переполняется, на ere выходе переноса появляется строб переполнения, который подается в выходную шину 12 и блок 3 начальной установки, Во всех разрядах на выходе сумматора 1 при переполнении должны появиться нули.

Однако строб переполнения строби- регистр 14 заносится код начальной рует,регистр 14 (фиг. 2) блока 3 на- установки из шины 9. В выход 20 при чальной установки и через шину 12 этом поступает код начальной установ(фиг. 2) поступает на второй информа- ки. После окончания работы в канал, ционный вход сумматора 1, где раньше 5 в котором появилось переполнение, присутствовали нули. При этом в ОЗУ 2 с входа 18 поступает сигнал сброса поступают не нули, а необходимое на- и на выходе регистра 14 устанавливачальное значение числа импульсов, ются нули. т.е. в процессе работы начальная ус- Таким образом, блок 3 начальной тановка происходит автоматически. 10 установки осуществляет: коммутацию

После начальной установки для кода начальной установки и текущепереполнения разрядной сетки уже го значения числа импульсов для выпотребуется меньшее чем 2 -1 число дачи пх на один информационный вход импульсов. сумматора 1 в режимах установки и

Таким образом, при помощи началь- 15 счета; привязку начальной установки нои установки, используя свойство пе- к временной диаграмме работы ИСИ; реполнения разрядной сетки сумматора, автоматическую установку МСИ в слуможно программировать МСИ на накопле. чае переполнения разрядной сетки в . ние рабочего количества импульсов одном из каналов путем подачи кода начальной установки через выход 20 в на второй информационный вход сум. 1с m 2, матора.

Коммутирующий элемент 7 управлячто соответствует программированию ет прохождением сигнала "Запись" на модулю счета МСИ. устройство управления 4 и на соответ.

Блок начальной установки 3 рабо- ствующий вход ОЗУ, который необходим тает следующим образом. для повышения помехозащищенности

Из шины 9 поступает на входы уз- устройства. лов 14 и 16п-разрядный код начальной Элемент 7 состоит из двухвходово. установки. Еще один разряд в шине 9 30 ro элемента ИЛИ 41, на входы котоотведен под команду "Установка", ко- рого с входов 43 и 44 поступают торая поступает только в формирова- управляющие сигналы разрушения затель импульса 15 установки, работа писи, а выход соединен с входом которого поясняется временнои ди- двухвходового элемента И 42, на вто35 рой вход которого из устройства упС входа 24.с периодом, равным равления с входа 46 поступает сигнал длительности опроса всех каналов, "Запись". поступают синхроимпульсы (фиг. 69) . Сигнал "Запись" вырабатывается

После прихода команды "Установка" в устройстве управления 4 при опро(фиг. 68) на выходе формирователя 15 4р се каждого канала, независимо от формируется импульс начальной уста- поступления новой информации и реновки (фиг. 65), соответствующий жима работы устройства. Но в ОЗУ 2 ближайшему опросу каналов. сигнал "Запись" проходит только в

Импульс установки поступает на случае поступления очередного едивыход 22 для обеспечения прохождейия 45 ничного сигнала в данном канале или сигнала записи через коммутирующий в режиме установки. В противном слуэлемент 7 в ОЗУ 2 и в переключатель чае сигнал "Запись" не проходит, пе16; обеспечивая прохождение кода на- резаписи информации в ОЗУ не происчальной установки из шины 9 на вы» ходит и обращение информации в конт У ход 23. После окончания импульса 50 ре не осуществляется, что ведет к установки на выход 23 проходят числа, повышению помехоустойчивости ИСИ. соответствующие текущему значению Буферное запоминающее устройство количества импульсов, насчитанных работает следующим образом. в каждом канале с входа 21. С входов 30 входная информация

При отсутствии строба переполне- 55 поступает на входы установки входния в шине 12 с выхола Регистра 14 но-.о регистра 25, который представв выход 20 поступают нули. Если ляет собой набор триггеров 26. На приходит строб переполнения, то в каждый канал приходится по одному

1170610

10 триггеру. Если в один из каналов поступает единица, то соответствующий триггер устанавливается в единичное состояние до момента опроса данного канала. Когда с входа 31 поступает сигнал "Опрос", разрешающий считывание информации с триггера 26, информация через элемент

И 27,и элемент ИЛИ 28 поступает на выход 29 буферного запоминающего устройства.

Одновременно с выхода И 27 сигнал поступает на вход сброса триггера 26 данного канала входного регистра 25, устанавливая его в исходное нулевое состояние и подготавливая тем самым к приему очередной информации.

Распределитель импульсов 32, работающий на основе тактовой частоты, поЧтупающей с входа 36, вырабатывает управляющий сигнал "Установка" для буферного регистра 8, сигнал "Сброс"— для буферного регистра 8, триггера 6 и блока 3 начальной установки, сигнал "Запись" — для управления ОЗУ 2.

Кроме того, он.вырабатывает тактовую

5 частоту, являющуюся опорой для распределителя 33 и счетчика адреса 34, и определяющую частоту опроса входных каналов.

Счетчик адреса 34 в соответствии

10 с коммутацией каналов вырабатывает адрес в виде двоичного кода для уп--. равления ОЗУ 2 и подачи его в выходную шину 13. Кроме того, он вырабатывает импульс синхронизации, соотве-.—

15 ствующий окончанию каждого цикла onроса всех каналов и обеспечивающий синхронную работу распределителя 33, и счетчика адреса 34, который также через выход поступает в блок 3 началь20 ной установки для синхронизации выработки импульса начальной установки.

Таким образом, устройство упраьления 8 обеспечивает синхронную работу

МСИ.

1170610

Фиг.2

Составитель О. Скворцов

Редактор Т. Митейко Техред Т.Фанта Корректор С. Шекмар

Заказ 4715/54 Тираж 872 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, )1(-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4