Устройство для контроля длительности импульсов

 

УСТРОЙСТВО ДНЯ КОНТРОЛЯ ДЛИТЕЛЬНОСТИ ИМПУЛЬСОВ, содержащее формирователь входного сигнала, вход которого соединен с первым входом устройства, а первый выход - с управляющим входом первого генератора опорных импульсов и управляющим входом первого счетчика импульсов, счетный вход которого соединен ,с выходом первого генератора опорных импульсов, первый дешифратор и второй счетчик импульсов, отличающееся тем, что, с целью уменьшения погрешности контроля, оно снабжено блоками управления, ввода , вывода, вычитания, памяти, буферным регистром, регистрами длительности и остатка, двумя регистрами чисел, двумя регистрами периода, вторым дешифратором, тремя компараторами кодов, четырьмя группами ключей, счетчиком эталонных чисел, элементом ИЛИ и вторым генератором опорных импульсов, управляющий вход которого соединен с управляющим входом второго счетчика импульсов и выходом формирователя входного сигнала , выход-СО счетным входом второго счетчика импульсов, а вход - с выходом , второго дешифратора, входом соединенного с выходом первого регистра периода, информационный вход которого соединен с информационным входом .второго регистра периода, первым выходом буферного регистра и первым входом первого компаратора кодов, вторым входом соединенного с первым входом второго компаратора кодов, второй вход которого соединен с выходом регистра остатка, входом соединенного с первым входом второго компаратора кодов и первым выходом блока вычитания, первый информационный вход которого соединен с вторым выходом буферного регистра, а второй инфорS мационный вход - с выходом регистра (Л длительности, информационным входом соединенного с первым выходом блока ввода, третий вход которого соединен с вторым входом устройства, четвертый вход - с шестым входом устройства , третий выход - с первым входом элемента ИЛИ, второй выход - с первым входом блока памяти, второй вход которого соединен с выходом элемента sj ШШ, а выход - с информационным вхоСО дом буферного регистра, причем выходы первого и второго счетчиков импульсов соединены с информационными входами первой и второй групп ключей , выходами соединенных с первым и вторым входами третьего компаратора кодов, третий вход которого соединен с вторым выходом формирователя входного сигнала, четвер-Г-. пход - с выходом третьей группы ключей, вход - с выходом четвертой группы : ключей, а выход - с первым выходом устройства, причем информационнью входы первого и второго регистров

„„SU„„41717

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 G 01 R 29/02

1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

Ф с

° °

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3641898/24-21 (22) 13;09.83 (46) 07.08.85. Бюл. ¹ 29 (72) А.И.Кибзун и С.Л.Лучкин (53) 621.317.325(088.8) (56) Авторское свидетельство .СССР № 794564, кл. С 0 1 R 29/02, 1978.

Авторское свидетельство СССР № 481001, кл. G 01 R 29/02, 1973 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДЛИТЕЛЬНОСТИ ИМПУЛЬСОВ, содержащее фор1 мирователь входного сигнала, вход которого соединен с первым входом устройства, а первый выход — с управляющим входом первого генератора опорных импульсов и управляющим входом первого счетчика импульсов, счетный вход которого соединен,с выходом первого генератора опорных импульсов, первый дешифратор и второй счетчик импульсов, о т л и— ч а ю щ е е с я тем, что, с целью уменьшения погрешности контроля, оно снабжено блоками управления, ввода, вывода, вычитания, памяти, буферным регистром, регистрами длительности и остатка, двумя регистрами чисел, двумя регистрами периода, вторым дешифратором, тремя компараторами кодов, четырьмя группами ключей, счетчиком эталонных чисел, элементом ИЛИ и вторым генератором опорных импульсов, управляющий вход которого соединен с управляющим входом второго счетчика импульсов и выходом формирователя входного сигнала, выход-со счетным входом второго счетчика импульсов, а вход — с выходом второго дешифратора, входом сое,циненного с выходом первого регистра периода, информационныи вход которого соединен с информационным входом .второго регистра периода, первым выходом буферного регистра и первым входом первого компаратора кодов, вторым входом соединенного с первым входом второго компаратора кодов, второй вход котсрого соединен с выходом регистра остатка, входом соединенного с первым входом второго компаратора кодов и первым выходом блока вычитания, первый информационный вход которого соединен с вторым выходом буферного регистра, а второй информационный вход — с выходом регистра длительности, информационным входом соединенного с первым выходом блока ввода, третий вход которого соединен с вторым входом устройства, четвертый вход — с шестым входом устройства, третий выход — с первым входом элемента ИЛИ, второй выход — с первым входом блока памяти, второй вход которого соединен с выходом элемента

ИЛИ, а выход — с информационным входом буферного регистра, причем выходы первого и второго счетчиков импульсов соединены с информационными входами первой и второй групп ключей, выходами соединенных с первым и вторым входами третьего компаратора кодов, третий вход которого соединен с вторым выходом формирователя входного сигнала, четвер и вход — с выходом третьей группы ключей, пятый вход — с выходом четвертой группы: ключей, а выход — с первым выходом устройства, причем информационны» входы первого и второго регистров

1171730 чисел соединены с выходом счетчика эталонных чисел, а выходы — с входами третьей и четвертой групп ключей, выход второго регистра периода соединен с входом первого дешифратора, выходом соединенного с входом первого генератора опорных импульсов, первый вход блока управления соединен с вторым выходом блока вычитания, второй вход — с выходом первого компаратора кодов, третий вход — с выходом второго компаратора кодов, четвертый вход — с третьим входом устройства, пятый вход — с четвертым входом устройства, шестой входс пятым входом устройства, первый выход — с управляющими входами первого регистра периода и первого регистра чисел, второй выход — с управляющими входами второго регистра периода и второго регистра числа, третий выход — с управляющим входом блока вычитания и первым входом счет1

Изобретение относится к электро. измерительной технике и может быть использовано в системах контроля параметров изменяющихся во времени сигналов.

Целью изобретения является умень-. шение погрешности контроля.

На фиг.1 изображена структурная электрическая схема предлагаемого устройства, на фиг.2 — временные. 1p . диаграммы.

Устройство состоит из блока 1 управления, блока 2 ввода, блока 3 вычитания, блока 4 памяти, буферного регистра 5, регистра 6 длительности, регистра 7 остатка, первого и второго регистров 8 и 9 чисел, первого и второго регистров 10 и 11 периода, первого и второго счетчика 12 и 13 импульсов, первого и второго генера-.2О торов 14 и 15 опорных импульсов, первого и второго дешифраторов 16 и 17, первого, второго и третьего компараторов 18-20 кодов, первой, второй, третьей и четвертой групп.

21-24 ключей, формирователя 25 чика эталонных чисел, четвертый вы- ход — с вторым входом элемента 1

ИЛИ, пятый выход — с управляющими входами буферного регистра и регистра длительности, шестой выход — с управляющим входом регистра остатка, седьмой выход — с первым входом блока ввода и управляющими входами первой и четвертой групп ключей, восьмой выход — с вторым входом блока ввода и управляющими входами второй и третьей групп ключей, девятый выход — с вторым выходом устройства и вторым входом формирователя входного сигнала, десятый выход — с ,вторым входом счетчика эталонных чисел, одиннадцатый выход — с входом установки регистра остатка в исходное состояние, установочный выход— с установочными входами регистров длительности, чисел, периода, буферного регистра, блока вычитания и счетчиков импульсов.

2 входного сигнала, счетчика 26 эталонных чисел и элемента ИЛИ 27.

Вход формирователя 25 входного сигнала соединен с первым входом устройства, а первый выход — с управляющим входом первого генератора 14 опорных импульсов и управляющим входом первого счетчика 12 импульсов, счетный вход которого соединен с выходом первого генератора 14 опорных импульсов. Управляющий вход второго генератора 15 опорных импульсов соединен с управляющим входом второго счетчика 13 импульсов и выходом формирователя 25 входного сигнала, выход — со счетным входом второго счетчика 13 импульсов., а вход — с выходом второго дешифратора 17, входом соединенного с выходом первого. регистра 10 периода. Информационный вход регистра 10 периода соединен с информационным входом второго регистра » периода, первым выходом буферного регистра 5 и первым входом первого компаратора 18 кодов, вторым входом соединенного с первым з 11717 входом второго компаратора 19 кодов, второй вход которого соединен с выходом регистра 7 остатка, входом соединенного с первым входом второго компаратора 19 кодов и первым выходом блока 3 вычитания. Первый информаци-онный вход блока 3 вычитания соединен с вторым выходом буферного регистра 5, а второй информационный вход — с выходом регистра 6 длитель- 10 ности, информационным входом соединенного с первым выходом блока 2

1 ввода, третий вход которого соединен с вторым входом устройства, четвертый вход — с шестым входом устройства, . 15 третий выход — с первым входом эле мента ИЛИ 27, второй выход — с первым входом блока 4 памяти, второй вход которого соединен с выходом элемента

ИЛИ 27, а выход — с информационным 20 входом буферного регистра 5. Причем выходы первого и второго счетчиков 12 и 13 импульсов соединены с информационными входами первой и второй групп 21 и 22 ключей, выходами, соединенных с первым и вторым входами третьего компаратора 20 кодов, .третий вход которого соединен с вторым выходом формирователя 25 входного сигнала, четвертый вход — с вы- ЗО ходом третьей группы 23 ключей, пятый вход — с выходом четвертой группы 24 ключей, а выход — с первым выходом устройства. Информационные входы первого и второго регистров Ç5

8 и 9 чисел соединены с выходом счетчика 26 эталонных чисел, а выходы — с входами третьей и четвертой групп 23 и 24 ключей. Выход второго регистра !!периода соединенс входом 10 первого дешифратора 16, выходом соединенного с входом первого генератора 14 опорных импульсов. Первый вход блока 1 управления соединен шиной

28 с вторым выходом блока 3 вычитания, второй вход шиной 29 — с .выходом первого компаратора 18 кодов, тре- . тий вход шиной 30 — с выходом второго компаратора 19 кодов, четвертый вход — с третьим входом устройства, пятый вход — с четвертым входом устройства, шестой вход — с пятым входом устройства, первый выход шиной31 — с управляющими входами первого регистра 10 периода и первого регистра 8 числа, второй выход шиной

32 — с управляющими входами второго регистра 11 периода и второго ре30 4 гистра 9 числа, третий выход шинои

33 — с управляющим входом блока 3 вычитания и первым входом счетчика

26 эталонных чисел, четвертый выход шиной 34 — с вторым входом элемента

27 ИЛИ, пятый выход шиной 35 — с управляющими входами буферного регистра 5 и регистра 6 длительности, шестой выход шиной 36 — с управляющим входом регистра 7 остатка, седьмой выход шиной 37 — с первым входом блока 2 ввода и управляющими входами первой и четвертой групп 21 и 24 ключей, восьмой выход шиной 38 — с вторым входом блока 2 ввода и управляющими входами второй и третьей групп 22 и 23 ключей, девятый выход — с вторым выходом устройства и вторым входом формирователя 25 входного сигнала, десятый выход шиной

39 — с вторым входом счетчика 26 эталонных чисел, одиннадцатый выход шиной 40 — с входом установки регистра

7 остатка в исходное состояние, установочный выход — с установочными входами регистров 6-11 длительности, чисел, периода, буферного регистра 5, блока 3 вычитания и счетчиков 12 и !3 импульсов.

Устройство работает следующим образом.

На шестой вход блока 1 управления подается сигнал установки в исходное состояние. На выходе блока вырабатывается команда "У" установки триггеров, счетчиков, регистров в исходное состояние.

В исходном состоянии .счетчик 12 устанавливается за один дискрет до переполнения.

В регистр 7 записывают максимально возможное число. Остальные эле.менты устанавливаются в нулевое состояние.

На .пятый вход блока управления подается команда режима. В режиме В, когда, например, заданы.максимальная уставка длительности Т =69 нс макс и минимальная уставка длительности

Т „=47 нс, с 1 по 38 такты блоком на шину 37 выдается сигнал, поступа-. ющий затем на первый вход блока 2.

Затем по команде, подаваемой на четвертый вход блока 2, в блок 4 памяти вводятся поступающие на третий вход блока 2 исходные данные, которые представляют собой коды длительности периодов импульсов Т;, Т, кото1171730

40 рые могут .вырабатывать генераторы

14 и 15. Через блок 2 в .регистр б по команде на шине 37 заносится пре дельно допускаемое значение длительности контролируемого импульса

Т . Количество значений Т, Т и их ион конкретные значения зависят от диапа. зона, в котором предполагается проводить контроль,,и допускаемой по- 10 грешности контроля.

Пусть, например, устройство предназначено для контроля импульсов, граничные значения Т < Тц„„ которых

МакР

- могут находиться B диапазоне 10- 15

100 нс, а погрешность не должна превышать 3 нс. Задаются набором из десяти периодов Т, T 10-19 нс с дискретностью 1 нс и подбирают такие значения для каждого заданного 20

Т г Т 1 ° а для к дого Тми, - Т1, кома»сс» торые бы обеспечили минимальную возможную погрешность контроля второго

b „„ mm b. ин» где

1 ао <0 1 (1) 25 мокс 1

l1)M и к „, .-О .;

+ к„„„*и (т„„) -т,к,! (г7 пр h„„а

I т.е. для каждого заданного значения

Т находится такое целое число N макс эталонных импульсов и с таким периодом следования, произведение которых (Т И ) имело бы минимальное отличие от Т с» причем не превышало

Макс» бы его. Аналогично для Т „„ находятся такие N„ и Т; из одного и того же набора периодов, чтобы (Т N;) лучшим образом приближалось к Т„„„, оставаясь больше его.

По сигналу "Пуск", подаваемому на четвертый вход блока 1 управления, устройство подготавливается к контролю.

Блок 1 вьдает по шине 39.сигнал, по которому счетчик 26 устанавливается в нуль. По шине 34 блок 1 устанавливает адрес ячейки блока 4, в которую записан код первого значения Т;,=10 нс, адрес устанавливается с начала такта 1» до начала такта

61.. По шине 34 блок 1 также воздействует через элемент ИЛИ 27 на второй 5 вход блока 4 и подготавливает его к чтению. Блок 1 вырабатывает тактовый импульс 41 и синхроимпульсы 4244. По синхроимпульсу 42 на шину 32 выдается команда чтения, по которой из блока 4 в регистр 5 записывается первос значение периода Т =10 нс, а из регистра 6 в блок 3 вычитания записывается значение уставки Т ми 1

=47 нс.

»

По синхроимпульсу 43 блок 1 выдает на шину 3 сигнал, поступающий на управляющий вход блока 3, в котором осуществляется операция вычитания Т -Т =47-10=37 ° (Число Т заман 4 писывается в дополнительном коде и операция вычитания заменяется равноI значной операцией сложения) . Синхроимпульс 43 поступает также на счетный вход счетчика 26 по шине 33 и записывает в него "1". Выход блока

3 вычитания соединен с входами компараторов 18 и 19 и регистра 7 остатка. Компаратор 18 сравнивает содержимое блока 3 и регистра 5, где хранится значение периода Т,, и вьдает сигнал на шину 29, как только содержимое блока 3 станет меньше содержимого регистра 5 — сигнал разрешения перезаписи в регистр 5 следующего значения Т;,компаратор 19 сравнивает содержимое блока 3 и регистра

7 остатка и вьдает сигнал на разреШение перезаписи из блока 3 остатка в регистр 7, В первом такте сигнала на выходе компаратора .18 нет, так как содержимое блока 3 больше Т1 (37 )10)» на выходе комнаратора 19, сигнал также отсутствует, так как

37 > 5 (число 5 записано по .команде

"У" в регистр 7). После второго такта в блоке 3 останется число 27 (37-10). В третьем и четвертом тактах элементы продолжают работать также, как во втором. После прохождения синхроимпульса 43 в пятом такте в блоке 3 окажется число — 3(47-5 10), которое по модулю меньше

Т . (3 с 10), а также меньше числа 5, записанного по команде "У" в регистр

7. Поэтому на выходах компараторов

18 и 19 появляются сигналы, выдаваемые на шины 29 и 30. По приходу синхроимпульса 44 в пятом такте блок

1 выдает сигнал на шину 36, который управляет записью в регистр 7 остат- ка из блока 3, а также при наличии сигнала на шине 29 (признак режима

В) на шину 32 вьдается команда, которая поступает на управление регист7 1171 рами 9 и 11. При этом в регистр 9 из счетчика 26 переписывается число периодов Т, которое уложилось (с перекрытием в данном случае) в интервале Тц„„. =47 нс. В регистр 11 зано- 5 сится текущее значение периода Т

=10 нс из регистра 5.

По синхроимпульсу 45 в пятом такте команды не вырабатываются. В шестом такте блок 1 вырабатывает импульс, который по шине 39 поступает на счетчик 26 и устанавливает его в

"0". По синхроимпульсу 42 в шестом такте из второй ячейки блока 4 памяти по команде на шине 35 в регистр 15

5 записывается новое значение Т г

11 нс (старое Т, = 10 нс стирается), из регистра б в блок 3 по команде с шины 35 заносится снова

Т =47 нс и снова происходит в тече- 20 пин ние пяти тактов вычитание из содержимого блока 3 периода Тг = 11 нс, пока в блоке 3 не окажется отрицательный остаток 8. Но так как по модулю содержимое блока 3 больше числа 3, записанного в регистр 7, то компаратор

19 не выдает разрешающий сигнал на шину .30, а следовательно, в данном такте сигналы на шинах 36 и 32 не сформируются и содержимое регистров З0

7, 9 и 11 не изменится.

Таким образом, в течение 38 тактов перебираются все десять значений

Т, от .10 до 19 нс, причем в регистрах 9, 7 и 11 смена информации проис- З ходит (за исключением первого такта, когда обязательно заносятся результаты вычитания, значение остатка, эталонное число N и значение периода Т„ ) только при условии, что содер-40 жимое блока 3 отрицательно и по абсолютной величине меньше числа, находящегося в данном такте после синхроимпульса 43 в регистре 7.

После перебора всех значений Т„ по . 45 отношению к Т„„„в регистре 9 оказывается число N. =4. Причем код T -=7 за1- ф писан в регистре 11. В регистре 7. оказывается число 3, которое подтверждает,что погрешность не превышает 3 нс. 50

После перебора всех десяти значений

Т, блок 1 вьщает сигналы на шины 38 и 40, по которым устройство переходит в режим подготовки к контролю относительно Т««, а регистр 7 устанавлива- 55 ется в исходное состояние. Одновременно с поступлением по шине 38 сигнала на вход блока 2 сигнал на шине 39 ус730 8 танавливает счетчик 26 чисел в "0", а адрес на шине 34 принимает следующее значение. По синхроимпульсу 42 в 39-м такте выдается на шину 35 сигнал записи из блока 4 памяти в регистры 5 и 6 соответственно чисел Т = 10 и Т =69 нс.

t ма с

По синхроимпульсу 43 в блоке 3 происходит вычитание (Т„,„-.Т,). По синхрона с импульсам 44, 45 в 39-м такте сигналы не формируются. Аналогично протекает процесс в 40-43 тактах. В

44-м такте после синхроимпульса 43 (вычитание) в блоке 3 окажется число 9< Т,=10 (69-6 ° 10) и компаратор

18 выдает сигнал на шину 29. В 45-м такте в регистр 5 записывается число

11, из регистра 6 в блок 3 число 69.

В 45-50 тактах число 11 последовательно вычитается из содержимого блока 3, В 50-м такте после синхроимпульса 43 в блоке 3 оказывается число 3 (5 и 3(11 (69-6 ° 11). По командам компараторов 18 и 19 блок

1 выдает команды на шины 36 и 31, в регистр 7 переписывается число 3, в регистр 10 — число 11, в регистр

8 — число 6.

До 76-го такта содержимое этих регистров не изменяется, так как содержимое блока 3, будучи меныпе чисел 12, 13, 14, 15, 16, записываемых в регистр 5, все же будет превьппать число 3 в регистре 7. В

76-м такте после вычитания из содержимого блока 3 числа Т =17 там р=8 останется число с 3 и 1 с 17, поэтому в регистры 7, 10 и 8 запишутся соответственно числа 1, 17 и 4, ко торые и останутся там до конца режима подготовки по 82 тактам. В

8--м такте режим подготовки закан8гчивается. По синхроимпульсу 44 выра-. батывается сигнал на девятом выходе блока 1, который сигнализируется об окончании режима подготовки. Устрой4 ство переходит в режим ожидания измерения. При этом в регистре 11 записено число 12, в регистре 9— число 4, в регистре 8 — также 4, в регистре 10 — число 17..На вход формирователя 25 с.девятого выхода блока 1 поступает сигнал разрешения. Сигнал с выходов регистров 10 и 11 воздецствует на дешифраторы

16 и 17, которые задают необходимую длительность периодов импульсов генераторов. В рассматриваемом случае генератор 14 подготавлива1О

9 1171 ется к работе с длительностью перио- да .12 нс, а генератор 15 17 нс.

С приходом контролируемого импульса на первый вход формирователя

25, последний по переднему фронту . 5 импульса запускает генераторы 14 и 15 и открывает счетные входы счет чиков 12 и 13. Выходные сигналы счетчиков через группы ключей 21 и 22 поступают на первый и второй входы компаратора 20, который выполнен двухканальным. На третий и четвертый входы компаратора 20 поступают сигналы с выходов регистров 8 и 9 через группы ключей 23 и 24, 15 управляемые сигналами признака ре жима, поступающими с блока управления по шинам 37, 38. Счетные импульсы для счетчиков 12 и 13 (12 вх, 13 вх. на фиг.2) формируются по на- 20 чалу периода. По заднему фронту контролируемого импульса входы счетчиков 12 и 13 блокируются, генераторы 14 и 15 выключаются и на компаратор 20 подается сигнал выдачи 25 результата контроля. Результаты контроля формируются па следующим правилам (относительно допустимости погрешности второго вида): для режима А если и < Т„ — "Годен", с„ р Т„ „ - "Брак", или йри переходе к состоянию устройства И„ И—

"Годен", N„ > М. — "Брак" (Nx — содержимое счетчика 13 после заднего фронта контролируемого импульса, N> — со-З5 держимое регистра 8 после окончания режима подготовки, t — длительность контролируемого импульса); для режима Б, если t„, Т„„„- "Гд"Годен", И„ < М вЂ” "Брак" (N Ä вЂ” содержимое счетчика 12 после заднего фронt та контролируемого импульса, М вЂ” со-I (4) 730 10 держимое регистра 9 после окончания режима подготовки) для режима В, если

Т„,„ „ а Тм — "Годен", мин мин

>Т ( х маю( х Тмин ) (3) то сигнал "Годен"

Nx >Nð (Nõ (N ) то сигнал "Брак".

Для рассматриваемого примера:

47 нс 6 t„<69 нс — "Годен", при этом

N =N =4.

У е! tt

Если „ находится в норме, например г =49 нс, на счетчик 12 поступает пять импульсов, но так как он был установлен в состояние максимального значения, первый счетный импульс вызывает его переполнение и устанавливает в состояние "0", затем идет счет импульсов. В момент t=49 нс входы счетчиков 12 и 13 закрываются, в данйом случае в обоих счетчиках будет число 4, условие (3) соблюдается, компаратор 20 вырабатывает сигнал "Годен", который поступает на Вых.1.

Если t„=47,9 нс, то на счетчик

12 поступает четыре импульса, а записывается число 3, что отвечает условию (4), компаратор. 20 вырабатывает сигнал Брак . При этом между уставкой Т „„=47 нс и действительным значением t„, соответствующим норме, но забракованным устройствам, имеется разность Ь =-0,9 нс — методическая погрешность, присущая устройству.

Будет забракован.и t„=68,9 нс, хотя на самом деле находится в норме, и здесь имеет место погрешность

+0,9 нс.

»7>хао!

)7!730

8х.1

НЮХ

15А

Редактор А.Шишкина

Заказ 4857/38 Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делаи изобретений и открытий

ll3035, Косква, Ж-35, Раушская наб.,д. 4/5

Филиал ППП "Патент", r. Ужгород,. ул. Проектная, 4

01

42

Ц

3Z

У7

36 уу

0 Шг0 ЮМ, И К нг

I ин

Фиг. Г

Составитель В.лившиц

Техред М.Пароцай Корректор M.Ìàêñèìèøèíåö