Распределитель уровней
РАСПРЕДЕЛИТЕЛЬ УРОВНЕЙ, содержащий регистр сдвига, выходы которого являются выходными шинами, шину синхронизации, которая соединена с С-входом основного регистра сдвига, шину тактирования, о т л ичающийся тем, что, с целью повьппения стабильности длительности выходных уровней при произвольном времени поступления сигнала по шине тактирования, в него введены дополнительный регистр сдвига, элемент И-НЕ и RS-триггер, выход которого соединен с D-входом дополнительного регистра сдвига, выход перрого разряда которого соединен с D-входом основного регистра сдвига, а инверсный выход последнего разряда - с первым входом элемента И-НЕ и R-BXOдом RS-триггера, S-вход которого сое- § динен с выходом элемента И-НЕ, вто- t рой вход которого соединен с шиной ff тактирования, причем С-вход дополнительного регистра сдвига соединен с шиной синхронизации.
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСИИХ
И-=СПУБЛИН (l 9) (Н) (5()4 Н 03 К 17 62
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ . НОМИТЕТ СССР
flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3700907/24-21 (22) 16.02.84 (46) 07.08.85. Бюл. И 29 (72) В.В.Крюков, И.И.Нисенбойм и М.И.Пархоменко (53) 621.382(088.8) (56). Дроздов Е.А. и др. Основы вычислительной техники. Военное издательство Министерства обороны СССР, 1964, с. 81.
Тарабрин Б.В. Справочник по интегральным микросхемам. М., "Энергия", 1980, с. 207, К176ИР2. (54)(57) РАСПРЕДЕЛИТЕЛЬ УРОВНЕЙ, содержащий регистр сдвига, выходы которого являются выходными шинами, шину синхронизации, которая соединена с С-входом основного регистра сдвига, шину тактирования, о т л ич а ю шийся тем, что, с целью повышения стабильности длительности выходных уровней при произвольном времени поступления сигнала по шине тактирования, в него введены дополнительный регистр сдвига, элемент И-НЕ и RS-триггер, выход которого соединен с 0-входом дополнительного регистра сдвига, выход перрого разряда которого соединен с D-входом основного регистра сдвига, а инверсный выход последнего разряда — с первым входом элемента И-HE u R-входом RS-триггера, S-вход которого сое динен с выходом элемента И-HE второй вход которого соединен с шиной тактирования, причем С-вход дополнительного регистра сдвига соединен с шиной синхронизации.
Составитель С.Куст
Техред А.Бабинец Корректор С.Шекмар т
Редактор Ar.Øàíäîð
Заказ 4916!51 Тираж 872 Подписное
ВНИИПИ Государстве! ного комитета СССР по делай изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал Г(ПП Патент > У7к! (7170(lp уll а IIp(7(lктЕ(ля > 4
1 I l,7(!
Изобретение относится к им((ул(,(..(((7(! технике, и частности к распределителям уронней, и может быть исполь.з(7((((но в автоматических устройствах электронной коммутации. 5
Цель изобретения — повы(пе!!ие стабильности длительности выходных уровней при произвольном времени поступления сигналов по шине тактирования.
На черте7ке представлена функцио- 10 нальная схема распределителя уровней
Распределитель уровней содержит регистр 1 сдвига, дополнительный регистр 2 сдвига, элемент И-НЕ 3, RS-триггер 4, шйну 5 синхронизации, шину 6 тактирования, выходные шины 7.1-7.N. Шина 5 синхронизации соединена с С-входами регистра 1 сдвига и дополнительного регистра 2 сдвига. Шина б тактирования соеди- ур иена с вторым входом элемента И-НГ 3, второй вход которого соединен с инверсным выходом последнего разряда дополнительного регистра 2 сдвига, с R-входом RS-триггера 4, S-вход ко- д (торого соединен с выходом элемента И-НЕ 3, а выход соединен с Dвходом дополнительного регистра 2 сдвига. Прямой выход первого разряда дополнительного регистра 2 сдви- ЗО га соединен с D-входом регистра 1 сдвига, выходы которого являются выходными шинами 7.1-7.N.
Распределитель уровней работает следующим образом.
При включении напряжения питания состояние дополнительного регистра 2 сдвига может быть произвольным.
В случае присутствия логической единицы н последнем разряде дополнитель-4О ного регистра 2 сдвига логического нуля с инверсного выхода обнуляет по R-входу RS-триггер 4, что соответствует поступлению сигнала логического нуля на Э-вход дополнитель45 ного регистра 2 сдвига.
В самом неблагоприятном случае за N импульсов по шине 5 синхронизации дополнительный регистр 2 сдвига
У(Та((<(Н. (ИнаЕТСЯ Il ((((7((ъ. IIO В((ЕМ Раз рядам. При этом, сигнал логической един.(цы с инверсного выхода последнего разряда дополнительного регистра 2 сдвига прекращает обнуление
RS-триггера 4.
Такое обнуленное состояние RSтриггера 4 и дополнительного регистра 2 сдвига янляется исходным для распределителя уровней.
При поступлении единичного сигнала по шине 6 тактирования срабатывает элемент И-НЕ 3 и нулевой сигнал с его выхода устанавливает по S-входу RS-триггер 4 в единичное состояние, что соответствует подаче уровня логической единицы íà D-вход дополнительного регистра 2 сдвига„
С поступлением очередного импульса по шине 5 синхронизации в первый разряд дополнительного регистра 2 сдвига заносится единица, которая поступает на D-вход регистра 1 сдвига.
Последующий импульс на шине 5 синхронизации заносит единицу в первый разряд регистра 1 сдвига, что соответствует появлению единичного сигнала на выходной шине 7.1.
Через время, определяемое периодом следования импульсов на шине 5 синхронизации, на каждой выходной шине 7 возникает уровень логической единицы.
После поступления N-го импульса по шине 5 синхронизации происходит запись единицы в последний разряд дополнительного регистра 2 сдвига и инверсный нулевой уровень блокирует элемент И-НЕ 3 и обнуляет RSтриггер 4. Поэтому длительность уровня на каждс(й из выходных шин 7.17.N равняется N периодам следования !
:импульсов на шине 5 синхронизации, определяется только стабильностью частоты следования этих импульсов и не зависит от момента поступления сигнала по шине 6 тактирования.
