Устройство для преобразования алфавитно-цифровых кодов

 

УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ АЛФАВИТНО-ЦИФРОВЫХ КОДОВ, содержащее первый и второй дешифраторы, регистр текущего кодового признака, синхронизирующий вход которого подК1ночен к выходу первого дешифратора, кодопреобразователь и формирователь признака цифрового регистра, вход которого подключен к выходу второго дешифратора, отличающееся тем, что, с целью расширения функциональных возможностей путем обеспечения преобразования двухрегистровых кодов в трехрегистровые, в него введены первый и второй коммутаторы, сумматор по модулю два, элемент задержки , первый и второй элементы И и триггер, вход установки в О которого соединен с шиной начальной J установки, прямой выход подключен к первому входу сумматора по модулю два, второй вход которого соединен с выходом второго дешифратора, а выход подключен к первым входам первого и второго элементов И и через элемент задержки - к счетному входу триггера , прямой и инверсный выходы которого соединены с вторыми входами соответственно первого и второго элементов И, выходы которых подключ ены к управляющим входам соответствующих коммутаторов, первые входы которых соединены с выходами соответственно регистра текущего регистрового S признака и формирователя признака (Л цифрового регистра, вторые входы первого коммутатора объединены с соответствукнцими входами регистра текущего регистрового признака, первого и второго де1Щ1фраторов и подключены к входной информационной шине устройства , выходы первого коммутатора соединены с входами кодопреобразог SD вателя, выходы которого соединены с вторыми входами второго коммутатора, выходы которого подключены к выходной шине.

СОЮЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (! 1) (51)4 Н 03 М 7/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

fl0 Е АМ 30 PETEH OTkPblTMA (21) 3712693/24-24 (22) 16;03.84 (46) 07.08.85. Бюл. У 29 (72) В.В.Никифоров и В.С.Голубев (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 595859, кл. Н 03 К 13/243, 19.07.76.

Авторское свидетельство СССР

Р.915072, кл. Н 03 К 13/24, 07.07.80. ,(54)(57) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ АЛФАВИТНО-ЦИФРОВЫХ КОДОВ, содержащее первый и второй дешифраторы, регистр текущего кодового признака, синхронизирующий вход которого нодключен к выходу первого дешифратора, кодопреобразователь и формирователь признака цифрового регистра, вход которого. подключен к выходу второго дешифратора, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей путем обеспечения преобразования двухрегистровыхкодов в трехрегистровые, в него вве-. дены первый и второй коммутаторы, сумматор по модулю два, элемент задержки, первый и второй элементы И и триггер, вход установки в "0" которого соединен с шиной начальной установки, прямой выход подключен к первому входу сумматора по модулю два, второй вход которого соединен с выходом второго дешифратора, а выход подключен к первым входам первого и второго элементов И и через элемент задержки — к счетному входу триггера прямой и инверсный выходы которого соединены с вторыми входами соответственно первого и второго элементов И, выходы которых подключены к управляющим входам соответствующих коммутаторов, первые входы которых соединены с выходами соответственно регистра текущего регистрового признака и формирователя признака цифрового регистра, вторые входы первого коммутатора объединены с соответствующкии входами регистра текущего регистрового признака, первого и второго дешифраторов и подключены к входной информационной шине устройства, выходы первого коммутатора соединены с входами кодопреобраэо-. вателя, выходы которого соединены с вторыми входами второго коммутатора, выходы которого подключены к выходной шине.

1 11720

Изобретение относится к вычислительной технике и может быть использовано при построении преобразователей в устройствах обмена и ввода-вывода информации. 5

Цель изобретения — расширение функ циональных возможностей путем обеспечения преобразования двухрегистровых кодов в трехрегистровые.

На чертеже приведена структурная }О схема устройства преобразования алфа-. витно-цифровых кодов.

Устройство преобразования алфавитно-цифровых кодов содержит первый дешифратор 1, определяющий регистро- 15 вый признак входного кода, второй дешифратор 2, определяющий принадлежность комбинации входного кода цифровому регистру выходного кода, элемент

3 задержки, регистр 4 текущего кодо- 20

aoro признака, сумматор 5 по модулю два, триггер 6, первый коммутатор 7, подключающий к выходам первые или

4 вторые входы в зависимости от управляющего сигнала, кодопреобразователь 25

8, преобразующий комбинации знаков входного кода в комбинации знаков выходного кода в соответствии с таблицей, формирователь 9 признака цифрового регистра, первый и второй эле ЗО менты И 10, 11, второй коммутатор 12, аналогичный первому, входную информационную шину 13 для приема П-разрядного кода, выходную шину 14 для выдачи m-разрядного кода и шину l5 началь

35 ной установки.

При преобразовании кодов, имеющих два регистровых (кодовых) признака (русский, латинский), в код, имеющий три регистровых признака (русский, 40 латинский, цифровой), прямое преобразование невозможно. Цифры и некоторые знаки входного кода не имеют регистрового признака, а в выходном коде они принадлежат цифровому регистру. 45

Поэтому при поступлении на вход устройства преобразования кодов комбинаЭ ции цифры или знака, принадлежащего ,цифровоМу регистру выходного кода, необходимо сформировать комбинацию 50 цифрового регистра и выдать ее перед комбинацией цифры или знака. По окончании преобразования знаков, принадлежащих цифровому регистру выходного кода, необходимо произвестивозврат к 55 тому регистровому признаку, который был установлен регистровой комбинацией входного кода на момент прихода

20 2 комбинации цифр нли знаков, принадлежащих цифровому регистру выходного ко да, т.е. при поступлении комбинации не цифрового регистра надо сформировать комбинацию прежнего регистрового признака и выдать ее перед комбинацией знака.

Работа устройства происходит следующим образом.

Перед началом работы устройства по шине 15 поступает сигнал "Начальный

tt в сброс, который устанавливает в "0" триггер 6 (признака цифрового регистра), Комбинация знака входного кода поступает на входную шину 13 устройства. При поступлении комбинации регистрового признака (русский, латинский) дешифратор 1 вырабатывает сигнал, по которому производится запись комбинации регистрового признака в регистр 4. Эта же комбинация поступает на вход второго дешифратора 2. Так как данная комбинация не принадлежит цифровому регистру выходного кода, то на выходе дешифратора

2 будет присутствовать сигнал логического нуля, который поступит на первый вход сумматора 5 по модулю два. На второй его вход также поступает сигнал логического нуля с первого выхода триггера 6.

Таким образом, произойдет сравнение сигналов, поступивших на вход сумматора 5 модулю два, и на его выходе будет сохраняться сигнал логического нуля. Этот сигнал поступит на первые входы соответственно первого и второго элементов И 10, 11.

При этом на выходах этих элементов И

10, 11 будет присутствовать сигнал логического нуля. Сигнал с выхода первого элемента И 10 поступит на управляющий вход первого коммутатора

7, который под воздействием этого сигнала разрешит прохождение кодовой комбинации с входной шины 13 на входы кодопреобразователя 8, где произойдет преобразование кодовой комбинации входного кода в комбинацию соответствующего знака выходного кода. Сигнал с выхода второго элемента И 11 поступит на управляющий вход второго коммутатора 12, который под воздействием этого сигнала разрешит выдачу комбинации с выхода кодопреобразователя на выходную шину 14.

3 11720

При поступлении на входную шину 13 комбинации знака, не принадлежащего цифровому регистру выходного кода, работа устройства происходит аналогичным образом, за исключейием того, что не будет производиться запись в регистр 4 текущего кодового признака.

В случае поступления на входную шину 13 комбинации знака, принадлежащего цифровому регистру выходного ip кода, второй дешифратор 2 фиксирует это и вырабатывает сигнал логической единицы., который поступает на первый вход сумматора 5 по модулю два и на вход формирователя 9 признака цифрового регистра, который под воздействием этого сигнала выдает на первую группу входов второго коммутатора 12 комбинацию цифрового регистра выходного кода. Сумматор 5 по модулю два 2п фиксирует несравнение сигналов с выхода дешифратора 2 и с прямого выхода триггера 6 и вырабатывает сигнал логической единицы, который поступает на входы элемента 3 задержки и эле- 25 ментов И 10, 11. На входы первого элемента И 10 будут поступать сигналы различных уровней и с его выхода будет выдаваться сигнал логического нуля, который, поступая на управляющий вход первого коммутатора 7, разрешит прохождение комбинации с входной шины 13 на входы кодопреобразователя 8. На входы второго элемента И 11 будут поступать сигналы ло35 гической единицы с выхода сумматора 5по модулю два и с инверсного выхода триггера 6. С выхода второго элемента И 11 вьдается при этом сигнал логической единицы, который поступит на управляющий вход второго коммутатора

12 и разрешит вьдачу комбинации цифрового регистра выходного кода с выхода формирователя 9 признака цифрового регистра на выходную шину 14.

Сигнал логической единицы с выхода сумматора 5 по модулю два посту пает также на вход элемента 3 задержки, который задерживает сигнал на время, необходимое для считывания комбинации цифрового регистра с выходной шины 14. По истечении этого времени с выхода элемента 3 задержки вьдается сигнал на счетный вход триггера 6, который переводится в единич-5> ное состояние. Сумматор 5 по модулю два фиксирует совпадение поступающих на его входы сигналов и формирует на

20 своем выходе сигнал логического нуля.

Этим сигналом закрываются оба элемента И 10, 11. Сигнал логического нуля с выхода первого элемента И 10, по— ступая на управляющий вход первого коммутатора 7, разрешает прохождение комбинации с входной шины 13 на входы кодопреобразователя 8. Сигнал логи— ческого нуля с выхода второго элемента И 1 1, поступая на управляющий вход второго коммутатора 12, разрешает выдачу комбинации знака с выхода кодопреобразователя 8 на выходную шину 14.

Если далее на входную шину 13 поступает комбинация знака, принадлежащего цифровому регистру выходного кода, работа устройства будет происходить аналогично работе, рассмотренной при поступлении в начале работы комбинации регистрового признака за исключением записи в регистр 4 текущего кодового признака. При поступлении вслед за комбинацией знака, принадлежащего цифровому регистру, комбинации знака, не принадлежащего цифровому регистру выходного кода, необходимо перед выдачей знака вьдать комбинацию регистрового признака, установленного до перехода к цифровому регистру.

Этот признак хранится в регистре 4 текущего кодового признака.

Работа устройства в этом случае происходит следующим образом.

Дешифратор 2, не зафиксировав эту принадлежность, переводит состояние своего выхода из уровня логической единицы в уровень логического нуля. Сумматор 5 по модулю два фиксирует негравнение сигналов, поступающих на его входы, и формируют сигнал логической единицы. Этот сигнал поступает на первые входы элементов И 10, 11. На второй вход первого элемента И 10 поступает сигнал логической единицы с прямого выхода триггера 6. На выходе первого элемента И 10 формируется сигнал логической единицы, который, поступая на управлякщий вход первого коммутатора

7, разрешает прохождение комбинации регистрового признака с выходов регистра 4 на входы кодопреобразователя 8.

Сигнал логического нуля с выхода второго элемента И, поступая на управляющий вход второго коммутатора

12, разрешает вьдачу комбинации ре1172020

Составитель О.Ревинский

Редактор В,Данко Техред А.Кикемезей Корректор О.Тигор

Заказ 4917/52 Тираж 872 Подписное .ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 13035, Москва, Ж-35, Раушская наб., д,4/5

Филиал IIIIII "Патент", r.Óæãîðîä, ул.Проектная, 4 гистрового признака выходного кода с выхода кодопреобразователя 8 на выходную шину 14. Через время, необходимое для считывания комбинации регистрового признака с выходной шины 14, сигнал логической единицы с выхода сумматора 5 по модулю два, пройдя через элемент 3 задержки, поступит на счетный вход триггера 6 и переведет этот триггер в состояние логического нуля. Сумматор 5 по модулю два зафиксирует совпадение сигналов, поступающих на его входы, и установит на выходе сигнал логического нуля. Этот сигнал поступит на первые входы элементов И 10, 11.Сигналы логического нуля с их выходов разрешают прохождение через первый коммутатор 7 комбинации с входной шины 13 на входы кодопреобразователя 8 и с выхода кодопреобразователя

8 через второй коммутатор 12 на выходную шину 14.

Первый и второй дешифраторы 1 и 2 могут быть выполнены на стандартных логических элементах, соединение которых зависит от того, какие именно коды подлежат преобразованию.

1р Кодопреобразователь 8 может быть выполнен на основе постоянного запоминающего устройства, в котором комбинации входного кода являются адресами ячеек, где хранятся комбинации соот15 ветствующих знаков выходного кода.

Регистр 4 выполняется на основе Dтриггеров, а формирователь 9 может состоять из жестко запаянных контак, тов, с которых снимается комбинация

2б нулей и единиц, соответствующая цифровому регистру выходного кода. !

Устройство для преобразования алфавитно-цифровых кодов Устройство для преобразования алфавитно-цифровых кодов Устройство для преобразования алфавитно-цифровых кодов Устройство для преобразования алфавитно-цифровых кодов 

 

Похожие патенты:

Изобретение относится к способу и формату записи для сжатия по длинам серий информации фрагмента изображения

Изобретение относится к способу кодирования потока данных, конкретно потока закодированных в растровом формате данных субтитров

Изобретение относится к технике передачи и хранения информации и может быть использовано в банках данных и в системах электросвязи

Изобретение относится к обработке видео, в частности к кодированию и декодированию информации, относящейся к методикам видеосжатия

Изобретение относится к кодированию цифрового видео и, более конкретно, к кодированию длин серий коэффициентов преобразования на уровнях расширения в схеме масштабируемого кодирования (SVC) видео

Изобретение относится к методам кодирования/декодирования цифрового мультимедиа, в частности к основанному на блочном преобразовании цифровому мультимедийному кодеку

Изобретение относится к вычислительной технике и может быть использовано в системах записи цифровой информации и системах передачи данных
Наверх