Устройство для вычисления обратной величины 48-разрядных чисел

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (5Ц4 606 Р 7 52

КЕЖЮ цйу

И. - - ц

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕЛ=НИЙ И ОТКРЬП ИЙ (21) 3629315/24-24 (22) 27.07.83 (46) 15.08.85. Бюл. № 30 (72) А.Е.Боярский, Ю.В.Захаров, Ю.И.Митропольский, А.А.Усан, В,З-.Шнитман и В.В.Щенников (53) 681,3(088.8) (56) Авторское свидетельство СССР

¹ 305475, кл. G 06 F .7/52, 1969.

Авторское свидетельство СССР

Р 987621, кл. G 06 F 7/52, 1981.

Richard 1. Sites. An analysis of

the GRAY-1 computer. Yroc, Sth Symp.

Computer Architecture. 1978. New York.

LEEK 1978, р. 104. (54) (57) 1. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ

ОБРАТНОЙ ВЕЛИЧИНЫ 48-РАЗРЯДНЫХ ЧИСЕЛ, содержащее входной регистр, блок памяти, три блока умножения, вычитатель, сумматор, восемнадцать буферных регистров и выходной регистр, причем выход входного регистра соединен с входом первого буферного регистра и адресным входом блока памяти, первый и второй выходы которого соединены соответственно с входом второго буферного регистра и первым входом первого блока умножения, второй вход которого соединен с выходом первого буферного регистра и входом третьего буферного регистра, выход которого через последовательно соединенные четвертый и пятый буферные регистры соединен с входом шестого буферного регистра, выход второго буферного регистра через последовательно соединенные седьмой и восьмой буферные регистры соединен с входом уменьшаемого вычитателя, вход вычитаÄÄ SUÄÄ 1173412 емого и выход которого соединены соответственно с выходом первого блока умножения и входом девятого буферного регистра, выход которого соединен с первым входом второго блока умножения и через последовательно соединенные десятый, одиннадцатый, двенадцатый, тринадцатый буферные регистры — с входом четырнадцатого буферного регистра, выход второго блока умножения соединен с входом пятнадцатого буферного регистра, выход шестнадцатого буферного регистра соединен с первым входом сумматора, выход которого соединен с входом выходного регистра, о тл и ч а ю щ е е с я тем, что, с целью повышения точности, оно содер- жит блок формирования и суммирования частичных произведений и буферные регистры с девятнадцатого по двадцать четвертый, причем выход шестого буферного регистра соединен со вторым входом второго блока умножения, выход которого соединен с первым входом третьего блока умножения, выход двенадцатого буферного регистра соединен со вторым входом третьего блока умножения, выход которого соединен с первым входом блока формирования и суммирования частичных произведений и через последовательно соединенные семнадцатый, восемнадцатый и девятнадцатый буферные регистры — с вторым входом сумматора, первый и второй входы которого соединен с соответствующими выходами блока формирования и суммирования частичных

-произведений, второй вход которого соединен через последовательно соеди- .

1 ненные двадцатый и двадцать первый буферные регистры с выходом пятнадцатого буферного регистра, выход четырнадцатого буферного регистра через последовательно соединенные двадцать второй, двадцать третий и двадцать четвертый буферные регистры соединен со входом шестнадцатого буферного регистра.

2 ° Устройство по и. 1, о т л ич а.ю щ е е с я тем, что блок фор-. мирования и суммирования частичных произведений содержит четыре узла умножения, три сумматора и регистр, причем первый и второй входы узлов умножения соединены"с соответствующими входами блока формирования и суммирования частичных произведений, 173412 первый и вторые выходы пЕрвого и второго узлов умножения и выход регистра соединены соответственно с входами с первого по пятый первого сумматора, первый и второй выходы третьего .и четвертого узлов умножения соединены соответственно с входами с первого по четвертый второго сумматора, выходы сумм и переносов первого и второго сумматоров соединены соответственно с входами с первого по четвертый третьего сумматора, выходы переносов и сумм которого являются соответственно первым и вторым выходами блока формирования и суммирования частичных произведений, первый вход которого соединен с входом регистра.

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах высокопроизводительных машин.

Целью изобретения является повыше- 5 ние точности.

На фиг. 1 представлена схема устройства для вычисления обратной величины 48-разрядных чисел; на фиг. 2 — . схема блока формирования и суммиро- 10 вания частичных произведений.

Устройство .для вычисления обратной величины 48-разрядных чисел содержит входной регистр 1, блок 2 памяти, блоки 3, 4 и 5 умножения, вычитатель

6, сумматор 7, блок 8 формирования и суммирования частичных произведений, буферные регистры 9-32, выходной регистр 33.

Блок 8 формирования и суммирования 20 частичных произведений содержит узлы

34-37 умножения, сумматоры 38, 39 и

40, регистр 41, входы 42 и 43, выходы 44 и 45.

Устройство для вычисления обратной 25 величины 48-разрядных чисел работает следующим образом.

Предлагаемое устройство представляет собой конвейер и поделено на части-сегменты, причем каждому сег- ЗО менту конвейера соответствует комбинационный блок, осуществляющий опре2 деленный этап обработки, и регистровая память, служащая для промежуточного хранения информации.

Для обеспечения точности обратной величины в 47 верных двоичных разрядах за три .итерации необходимо иметь заранее вычисленное начальное приближение (Хо) с не менее, чем семью верными двоичными разрядами. Начальные приближения такой точности записаны в таблицу начальных приближений, из которой они могут быть выбраны при помощи восьми разрядов обращаемого числа, расположенных справа от старrueA единицы. Таблица начальных приближений входит в состав блока 2 памяти.

На вход этого блока с входного регистра поступает 48-разрядное значение обращаемого числа (С), старшие разряды которого выбирают из таблицы начальных приближений, девятиразрядное значение (Хо) — на первый выход блока 2 памяти, на второй выход которого выбирается 18-разрядное значение

2 квадрата (Х ) начального приближения. На входы блока 3 умножения посг тупает величина Х и задержанное на буферном регистре 9 значение С .

Блок 3 умножения формирует произведение )(С, поступающее на вход вычита г емого вычитателя 6, на вход уменьз 1173 шаемого.которого подается со сдвигом влево на один разряд задержанное на буферных регистрах 10, 15 и 16 значе ние Хо . Восемнадцать старших раз-. рядов разности Х„ =2Х вЂ” Х С с

5 выхода вычитателя 6 поступают через буферный регистр 17 на первый вход блока 4 умножения, на второй вход которого поступает 48-разрядное значение С, задержанное на буферных 10 регистрах 11-14. Производится умножение СХ1. На выход блока 4 умножения поступает 38-разрядная величина

1-СХ1, получаемая путем отсечения шестнадцати старших разрядов и две- f5 надцати младших разрядов произведения

СХ„. В блоке 5 умножения осуществляется умножение (1 СХ1) Х, =Х «Х.„где

Х вЂ” второе приближение обратной величины числа С . 20

На первый вход блока 5 умножения поступает величина (1-СХ„), на второй — величина Х„, задержанная на буферных регистрах 18, 19 и 20. С выхода блока 4 умножения сорок старших 25 разрядов произведения поступают на первый вход блока 8 формирования и суммирования частичных произведений, на второй вход которого поступает

24-разрядная величина (1-СХ„).

Формирование и суммирование час-: тичных произведений, разделенных на четыре группы, осуществляется нри помощи первого, второго, третьего и четвертого узлов умножения 34, 35, 36 и 37, на первые входы которых

412 4 подается множимое (Х -Х „), На вторые входы узлов умножения 34, 35, 36 и 37 подаются соответственно первая, вторая, третья и четвертая шестиразряд-,, ные группы множителя (1-СХ„) . На выходах первого, второго, третьего и четвертого узлов умножения 34, 35, 36 и 37 образуются четыре двухрядных кода.

Даже полученные двухрядные коды суммируются совместно с двадцатью пятью младшими разрядами величины

Х>-Х„ с регистра 41 на сумматорах

38 и 39 с сохранением переносов. Полученные двухрядные коды поступают на суммматор 40 с сохранением переносов, где суммируются, и в двухрядном коде поступают на выходы 44 и 45 блока 8. Значение Х, задержанное на буферных регистрах 21, 22, 30, 3 1, 32 и 24, и значение первого выхода блока 8 поступают на первый вход

1 сумматора 7 с распространением переносов. Значение пятнадцати старших разрядов величины Х -Х„., задержанное на буферных регистрах 25, 26 и 27, и значение второго выхода блока 8 поступают на второй вход сумматора 7 с распространением переносов, на выходе которого формируется третье приб1 лижение обратной величины числа

Х Х.,+() -Х )+(Х -Х ) (1-СХ ) ° С выхода сумматора 7 48-разрядное значение

Хз с сорока семью верными разрядами принимается в выходной регистр 33.

1173412

1173412

Подписное

Заказ 5054/48

Тираж 770

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Составитель А. Клюев

Редактор Т. Иитейко Техред О.Неце Корректор Е. Сирохмак