Устройство для статистического контроля логических блоков

 

УСТРОЙСТВО ДЛЯ СТАТИСТИЧЕСКОГО КОНТРОЛЯ ЛОгаЧЕСКИХ БЛОКОВ, содержащее генератор случайных чисел, преобразователь Случайных чисел, коммутатор , блок статистических анализаторов , блок ввода исходных данных, блок -задания адреса контрольной точки , блок индикации,, генератор тактовых импульсов, причем первый выход генератора тактовых импульсов соединен с входом запуска генератора случайных чисел, информационные выходы которого через преобразователь случайных чисел подключены к соответствующим входам контролируемого логического блока, выходы контролируемых точек которого связаны с соответствующими информационными входами первой группы входов коммутатора, адресные входы которого подключены к соответствунщим выходам блока задания адреса контрольной точки, управляющий вход коммутатора соединен с первым выходом блока ввода исходных данных, второй выход и первая группа выходов которого подключены соответственно к входу выбора данных и группе входов данных блока статистических анализаторов , группа адресных входов и вход задания адреса контрольной точки которого соединены соответственно с группой выходов и выходом блока задания контрольной точки, третий выход и вторая группа выходов блока ввода исходных данных подключены соответственно к входу разрешения и (Я группе входов задания закона распределения преобразователя случайных чисел, второй выход генератора тактовых импульсов связан с тактЬвыми входами блока ввода исходньк данных и блока задания адреса контрольной точки, выход коммутатора связан с входом проверки контрольных точек оэ блока статистических анализаторов, 4: СЛ отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет обеспечения возможности направленного поиска неисправностей, в него введены два щупа и блок определения условных вероятностей, содержащий два счетчика, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И, причем выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ связан с первым входом элемента И, выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторым входом элемента И и с счетным входом первого счетчика, счетный вход второго счетчика соединен с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТ

Н ABTOPCH0MV СВИДЕТЕЛЬСТВУ (21) 3619734/24-24 (22) 13.07.83 (46) 15.08.85. Бюл. 1Ф 30 (72) P. Е.Богуславский, В.А.Бродко, А.А.Вдовиченко, А.П.Вишняков, Л.Ф.Карачун, P.И.Лупанова, А.М.Романкевич, О.Л.Руднев,, И.Х.Славинский и И.Т.Чернецкая (71) Специальное проектно-конструкторское и технологического бюро реле и автоматики и Киевский ордена

Ленина политехнический институт им.50-летия Великой Октябрьской социалистической революции (53) 681.,3(088.8) (56) Авторское свидетельство СССР

1Ф 595735, кл. G 06 F 11/00, 1976.

Авторское свидетельство СССР

Р 527707, кл. С 06 F 11/00, 1974. (54) (57) УСТРОЙСТВО ДЛЯ СТАТИСТИЧЕСКОГО КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ, содержащее генератор случайных чисел, преобразователь случайных чисел, коммутатор, блок статистических анализаторов, блок ввода исходнык данных, блок задания адреса контрольной точ- ки, блок индикации, генератор тактовых импульсов, причем первый выход генератора тактовых импульсов соединен с входом запуска генератора случайных чисел, информационные выходы которого через преобразователь случайных чисел подключены к соответствующим входам контролируемого логического блока, выходы контролируемых точек которого связаны с соответствующими информационными входами первой группы входов коммутатора, адресные входы которого подключены к соответству„„SU„„3 173415. ющим выходам блока задания адреса контрольной точки, управляющий вход коммутатора соединен с первым выходом блока ввода исходных данных, второй выход и первая группа выходов кото рого подключены соответственно к входу выбора данных и группе входов данных блока статистических анализаторов, группа адресных входов и вход задания адреса контрольной точки которого соединены соответственно с группой выходов и .выходом блока задания контрольной точки, третий выход и вторая группа выходов блока ввода исходных данных подключены соответственно к входу разрешения и группе входов задания закона распре-деления преобразователя случайных чисел, второй выход генератора тактовых импульсов связан с тактбвыми входами блока ввода исходных данных и блока задания адреса контрольной точки, выход коммутатора связан с входом проверки контрольных точек блока статистических анализаторов, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет обеспечения возможности направленного поиска неисправностей, в него введены два щупа и блок определения условных вероятностей, содержащий два счетчика, два элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ и элемент И, причем выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ связан с первым входом элемента И, выход второго элемента ИСКЛОЧАЮЩЕЕ ИЛИ соединен с вторым входом элемента И и с счетным входом первого счетчика, счетный вход второго счетчика соед:нен с

117 выходом элемента И, выход переноса первого счетчика связан с входом останова счета второго счетчика, синхровходы первого и второго счетчиков подключены к третьему выходу генератора такторых импульсов, информационные выходы второго счетчика соединены с соответствующими входами второй группы входов коммутатора, первые входы элементов ИСИПОЧАЮЩЕЕ ИЛИ соединены с выходами соответствующих щупов, вторые входы элементов ИСЮПОЧАЮЩЕЕ ИЛИ соединены с соответствующими. выходами третьей группы выходов блока ввода исходных данных, выходы контролируемого логического блока связаны с входами соответствующих щупов, выходы блока статистических анализаторов соединены с соответствующими входами блока индикации.

2, Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок статистических анализаторов содержит счетчик, сумматор, схему сравнения, блок памяти эталонов, блок памяти допустимых отклонений,.причем группа информационных выходов счетчика подключена к первой группе информационных входов сумматора, вторая группа

3415 информационных входов которого связана с группой выходов блока памяти эталонов, группа информационных входов которого соединена с первой группой выходов блока ввода исходных данных, группа адресных входов блока памяти эталонов связана с группой выходов блока задания адреса контрольной точки и группой адресных входов блока памяти допустимых отклонений, группа информационных входов которого подключена к первой группе выходов блока ввода исходных данных, второй выход которого подключен к входам выбора данных блоков памяти эталонов и допустимых отклонений, группа выходов сумматора и группа выходов памяти допустимых отклонений соединены с соответствующими группами входов схемы сравнения, выход которой связан с входом блока индикации устройства, группа установочных входов счетчика и счетный вход счетчика связаны соответственно с группой выходов и выходом коммутатора устройства, вход останова счетчика соединен с выходом блока задания адреса контрольной точки устройства.

Изобретение относится к вычислительной технике и может быть использовано для контроля функционирования логических блоков ЦВИ и других цифровых приборов, построенных на базе 5 интегральных схем.

Цель изобретения — расширение функциональных возможностей устройства за счет обеспечения возможности направленного поиска неисправностей.

На фиг. 1 изображена структурная схема предлагаемого устройства; на фиг. 2 — функциональная схема блока определения условных вероятностей; на фиг. 3 - функциональная схема блока задания номера контрольной точки; на фиг. 4 — функциональная схема блока статистических анализаторов.

Устройство содержит генератор 1 случайных чисел, преобразователь 2 20 случайных чисел, контролируемый логи-

2 ческий блок 3, коммутатор 4, блок 5 статистических анализаторов, блок б индикации, блок 7 задания адреса контрольной точки, блок 8 ввода исходных данных, генератор 9 тактовых импульсов, щупы 10 и 11 и блок 12 определения условных вероятностей.

Блок определения условных вероятностей (фиг. 2) содержит элемент

И 13, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ

14 и 15 и два счетчика 16 и 17.

Блок задания адреса контрольной точки (фиг. 3) содержит два счетчика

18 и 19.

Блок статистических анализаторов (фиг, 4) содержит счетчик 20, сумматор 21, узел 22 памяти эталонов, схему 23 сравнения и узел 24 памяти допустимых отклонений.

1173415

Устройство для статистического диагностирования логических блоков работает следующим образом.

Последовательность сигналов, формируемая генератором 1 в собтветст- 5 вии с заданным из блока 8 ввода законом распределения вероятностей, поступает на входы контролируемого логического блока. Случайные сигналы с контролируемых точек контролируемого . блока 3, снимаются коммутатором 4 и передаются на входы блока 5 статистических анализаторов. Порядок опроса контрольных точек блока 3 определяется блоком 7 задания адреса контрольной 15 точки либо в соответствии с кодом номера контрольной точки, поступающим из блока 8 ввода по входам сумматора 21 в счетчик 19, .либо в ..соответствии с кодами, формируемыми 20 счетчиком 19 после выдачи каждого сигнала переполнения из счетчика 18..

В блоке 5 статистических анализаторов с помощью счетчика 20 .на вход которого поступает последовательность сигналов из выбранной контрольной точки, производится определение математических ожиданий сигналов .в заданных контрольных точках, а затем.с помощью сумматора 21 вычисляется Зр абсолютная величина разности двух чисел Мщ -М, где М „ — значение математического ожидания сигнала, зафиксированное счетчиком 2D, а

М „ — эталонное значение математического ожидания, полученное при эксперименте с заведомо исправным логическим блоком или в результате моделирования работы блока на ЭВМ.

С помощью схемы 23 сравнения произ- 40 водится сравнение величины М вЂ” М изм т с допустимым отклонением d" т.е. выполняется операция проверки неравенства (Ми „ -М, ) (d". Если отклонение М„ „ от эталонной величины .45

М, превышает заданный интервал с/, из схемы 23 в блок 6 индикации поступает сигнал о наличии неисправности. При необходимости может быть выдана также информация о номере контрольной точки, в которой эта неисправность зафиксирована.

В процессе работы в блоке 7 (как уже упоминалось) на счетчике 19 формируются коды номеров контрольных55 точек. Эти коды в качестве адресов ячеек поступают на адресные входы узлов 22 и 24, в которых хранятся соответственно коды величин М, и обеспечивают выдачу кодов этих величин на входы сумматора 21 и схемы 23 сравнения. о

После обнаружения факта неисправности может быть произведена локализация места неисправности, в том числе и на участках схемы с петлями обратных связей. Для этого включается система направленного поиска отказов, состоящая из блока. 12 определения условных вероятностей, первого и второго щупов 10 и 11.

Возможность осуществить направленный поиск появляется вследствие того, что условные вероятности случайных сигналов во всех узлах участка петли обратной связи, не содержащей отказавшего элемента, сохраняются постоянными. Цупы 10 и 11 >подключаются к двум контрольным точкам контролируемого блока 3, которые соответствуют двум узлам одной петли на электрической схеме блока.. При этом генератор 1 случайных чисел продолжает работать и на входы блока 3 поступают последовательности случайных сигналов.

Последовательности выходных сигналов, снимаемые с помощью щупов 10 и 11 из двух выбранных контрольных точек, поступают в блок 12 определения условных вероятностей, где производится определение условных вероятностей появления случайных сигналов в какой-либо из этих точек при условии появления соответствующих сигналов в другой точке.

Измерение условной вероятности сигналов блоком 12 производится следующим образом..

Последовательности сигналов Х1 и Х2, для которых необходимо определить условную вероятность Р(Х1/X2), подаются на первые входы элементов

14 и 15, на вторые входы которых подаются сигналы 0 HJIH 1 To обеспечивает получение на выходах схем прямых или инверсных значений сигналов Xi и Х2. С выходов схем 14 и 15 сигналы Х1 и Х2 поступают на входы схемы И 13. На выходе схемы

И 13 формируется последовательность сигналов с вероятностью появления

Р(Х1.Х2), которая подается на счетный вход счетчика 16. Через некоторое время на счетчике 16 будет сформировано двоичное число N(X1 Х2), равное

1173415

N(X1. Х2) N(X1 . Х2)

»

И{Х2) которую при N(X2) = 2, достаточно большом, можно считать условной

Р(Х1 Х2) вероятностью Р(Х1/Х2)

P (Х2)

Генератор 9 тактовых импульсов обеспечивает подачу импульсов на

В входы синхронизации счетчиков 16 и 17 блока 12.

Данные, полученные после указанных измерений с выходов счетчика 16 блока 12, поступают через коммутатор

4, настраиваемый сигналом из блока 8

25 числу событий, включающихся в совместном появлении Х1 и Х2. Кроме того, последовательность сигналов Х2 подается на счетный вход счетчика t7.

Через некоторое время на счетчике 17 .будет сформировано двоичное число

N(X2), равное числу появлений сигнала Х2 за это время. Если N(X2)=2 где m чйсло разрядов счетчика 17, 1О на выходе счетчика 17 появится сигнал переполнения, поступающий на вход остановки счета счетчика 16 и останавливающий счетчик 16. Число N(X1 Х2), которое будет зарегистрировано в этот 15 момент на счетчике 20, представляет собой. мантиссу двоичной дроби ввода, на установочные входы счетчика 21 блока 6 и записываются в его разряды. Обработка полученных данных в блоке 6 производится аналогично укаэанному вышее. При этом производится проверка неравенства (Р„ „, -P ) c cf", где Р„и P — соответственно измеренные и эталонные условные вероятности, р — допустимое отклонение условной вероятности, Величины Р, и,Ф хранятся в узлах

22 и 24 блока 6, считываются оттуда по адресам, поступающим иэ блока 8 ввода через счетчик 19 блока 7 на адресные входы узлов 22 и 24.

Изменение величины условной вероятности более допустимого уровня говорит о наличии неисправности на участке между выбранными контрольныии точками. Один иэ щупов 10. или

11 исследуемый участок петли уменьшается до тех пор, пока он не сократится до одного элемента.

Исходные данные (Мэ, Р, д" и

dp), используемые в процессе поиска

I неисправностей; вводятся в устройство и записываются в узлы 22.и 24 с помощью блока 8 ввода данных на ЭВМ (если-ЭВМ подключена к устройству контроля) или снимаются непосредственно с эталонного блока (если контроль осуществляется сравнением. с эталоном), 1173415

Составитель И. Сафронова

Редактор Ю. Ковач Техред О. Иеце Корректор Л. Бескид

Заказ 5054/48 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Устройство для статистического контроля логических блоков Устройство для статистического контроля логических блоков Устройство для статистического контроля логических блоков Устройство для статистического контроля логических блоков Устройство для статистического контроля логических блоков Устройство для статистического контроля логических блоков 

 

Похожие патенты:

Изобретение относится к вы числительной технике и предназначено для поиска неисправностей в аппаратурных , средствах цифровой вычислительной техники, в том числе для анализа выходных последовательностей при тестовом контроле многовыходньк цифровых узлов ЭВМ

Изобретение относится к вычислительной технике и может быть использовано для контроля дискретных объектов

Изобретение относится к автома- :тике и вычислительной технике

Изобретение относится к вычислительной технике н может быть исользовано для контроля и диагносики цифровых устройств с двумя и тремя устойчивыми состояниями
Наверх