Генератор псевдослучайных последовательностей

 

ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ, содержащий генератор импульсов, п регистров, отличающийся тем, что, с целью повышения надежности генератора, в него введены п блоков умножения по модулю L, блок сложения по модулю L, блок деления по модулю L, п дешифраторов, первый элемент ИЛИНЕ , второй элемент ИЛИ-НЕ, входы которого соединены с выходами п регистров, выходы которых соединены также с входами соответствующих дешифраторов и через соответствующие блоки умножения по модулю L - с входами блока сложения по модулю L, выходы которого через блок деления по модулю L соединены с информационными входами первого регистра, выходы /-го регистра соединены с информапионными входами (/+1)-го регистра, где , (п-1), входы первого элемента ИЛИ-НЕ соединены с выходами п дешифраторов и выходом второго элемента ИЛИ-НЕ соответственно, выход первого элемента ИЛИ-НЕ соединен с установочными входами п регистров, входы синхронизации которых соединены с выходом генератора импульсов.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5ц4 НОЗ К 3 84

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ЫДБ Р}-;,г Г,,, К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3701065/24-21 (22) 17.02.84 (46) 15.08.85. Бюл. № 30 (72) М. А. Иванов (71) Московский ордена Трудового Красного Знамени инженерно-физический институт (53) 621.374.2 (088.8) (56) Авторское свидетельство СССР № 374586, кл. G 06 F1/02,,1973.

Авторское свидетельство СССР № 615516, кл. G 06 F 7/58, 1976. (54) (57) ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНЬ1Х ПОСЛЕДОВАТЕЛЬНОСТЕЙ, содержащий генератор импульсов, п регистров, отличающийся тем, что, с целью повышения надежности генератора, в него введены п блоков умножения по модулю L, блок сложения по модулю L, блок деления по модулю

„„SU„„1173529 A

L, п дешифраторов, первый элемент ИЛИНЕ, второй элемент ИЛИ-НЕ, входы которого соединены с выходами и регистров, выходы которых соединены также с входами соответствующих дешифраторов и через соответствующие блоки умножения по модулю

L — с входами блока сложения по модулю L, выходы которого через блок деления по модулю L соединены с информационными входами первого регистра, выходы -го регистра соединены с информационными входами (i+ ij-го регистра, где i=i, (а — Ц, входы первого элемента ИЛИ-НЕ соединены с выходами п дешифраторов и выходом второго элемента ИЛИ-НЕ соответственно, выход первого элемента ИЛИ-НЕ соединен с установочными входами п регистров, входы син- д хронизации которых соединены с выходом генератора импульсов.

1173529

Составитель Ю. Бурмистров

Редактор К. Волошук Текред И. Верее Корректор В. Гирняк

Заказ 5077, 54 Тираж 872 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий! 13035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Изобретение относится к импульсной технике.

Цель изобретения — повышение надежности устройства.

На чертеже представлена структурная схема генератора псевдослучайных последовательностей.

Генератор псевдослучайных последовательностей содержит генератор 1 импульсов, и ррееггииссттрроов в 22, п блоков умножения 3 по модулю L, блок 4 сложения по модулю L, 10 блок 5 деления по модулю L, п дешифраторов 6, первый элемент ИЛИ-НЕ 7, второй элемент ИЛИ-НЕ 8, входы которого соединены с выходами п регистров 2, выходы которых соединены также с входами соответствующих дешифраторов 6 и через соответствующие

15 блоки 3 умножения по модулю L с входами блока 4 сложения по модулю L, выходы которого через блок 5 деления по модулю L соединены с информационными входами первого регистра 2.1, выходы i-ro регистра

2л соединены с информационными входами (i+1)-го регистра (2л+1), где i=l, (n — 1), входы первого элемента ИЛИ-НЕ 7 соединены с выходами п дешифраторов 6 и выходом второго элемента ИЛИ-НЕ 8 соответственно, выход первого элемента ИЛИ-НЕ 7 соединен 2S с установочными входами п регистров 2, входы синхронизации которых соединены с выходом генератора 1 импульсов.

Генератор псевдослучайных последовательностей работает следующим образом.

В начальном состоянии регистры 2 генератора могут находиться в любом из разрешенных состояний. Так как данное устройство формирует двоично-L-ичные псевдослучайные последовательности, то состояния (L+1), ..., (2" — 1), где М=11og L (— разрядность регистров 2, регистры 2 являются запрещенными. Запрещенным является также состояние 0...0 всех регистров 2 одновременно. Если какой-либо из регистров 2 находится в одном из состояний L,(L+ 1),..., 4В (2" — 1), то на выходе соответствующего дешифратора 6 появляется сигнал «1», который, пройдя через элемент ИЛИ-НЕ 7, устанавливает регистры 2 в одно из разрешенных состояний. Если все регистры 2 одновременно устанавливаются в состоянии

0...0, «1» появляется на выходе элемента

ИЛИ-НЕ 8.

Каждый l-й импульс с генератора 1 импульсов вызывает изменение кода в регистрах 2 в соответствии со следующими уравнениями:

Qi (l+1) =gaiQ)l)(modL), Q(1+1)=Я 1 (l), i=2,n, гдето) и Щ+1) — состояние 1-го регистра

1=1, и, соответственно до и после прихода

/-ro импульса.

Блоки 3 — 5 и дешифраторы 6 представляют собой комбинационные схемы и синтезируются на основе соответствующих таблиц истинности. Блоки 3.I, 1=1, и, осуществляют умножение по модулю L на величину а,, где а — коэффициент при соответствующей степени примитивного многочлена, блок

5 осуществляет деление по модулю L на величину — ао, где ао — свободный член примитивного многочлена. Если какой-либо коэффициент а„равен 1, а коэффициент ао=

= — 1, то соответствующие блоки 3 и 5 осуществляют. простую передачу сигналов со своих входов на выходы без изменения. Если какой-либо из коэффициентов а, равен О, соответствующий блок 3 выдает на выходах код 0...0 независимо от кода на входах.

Проще всего реализовать указанные блоки

3 — 5 на основе ПЗУ. При этом адресные входы ПЗУ будут являться входами блоков, выходы ПЗУ вЂ” выходами блоков, вход V— разрешение выборки подключается, например, к шине «О». Карта загрузки ПЗУ однозначно определяется таблицей истинности конкретного блока.

Рассмотрим случай, когда примитивный многочлен имеет вид Ф (Х) =4Х +Х+3, L=5, n=2. В этом случае первый и второй блоки умножения 3.1, 3.2 осуществляют умножение соответственно на 1 и 4 по модулю

5, блок 5 деления осуществляет деление на 2 по модулю 5, разрядность регистров 2 равна 3, а их число — 2. Дешифраторы 6 выдают сигнал «1» в случае, если на их входах одна из следующих комбинаций 101, 110, 111, т. е. 5, 6 или 7.