Селектор импульсов по длительности
СЕЛЕКТОР ИМПУЛЬСОВ ПО ДЛИТЕЛЬНОСТИ, содержащий линию задержки с отводами, нагруженную на резистор , первый элемент И, первый вход которого подключен к входной шине и входу линии задержки, второй вход - к выходу элемента НЕ, третий вход - к выходу линии задержки, выход - к выходной шине , и второй элемент И, отличающийся тем, что, с целью повышения надежности устройства , в него введен элемент ИЛИ, первый вход которого соединен с отводом линии задержки, второй вход - с выходом второго элемента И, выход - с входом элемента НЕ и первым входом второго элемента И, второй вход которого подключен к входной шине. СО О1 4;:
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (si14 Н 03 К 5/19
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21,) 3673329/24-21 (22) 16.12.83 (46) 15.08.85. Бюл. № 30 (72) В. О. Васюкевич (71) Институт электроники и вычислительной техники АН ЛатвССР (53) 621.374.3 (088.8) (56) Авторское свидетельство СССР № 519859, кл. Н 03 К 5/19, 1974.
Авторское свидетельство СССР № 636787, кл. Н 03 К 5/19, 1975. (54) (57) СЕЛЕКТОР ИМПУЛЬСОВ ПО
ДЛИТЕЛЬНОСТИ, содержащий линию задержки с отводами, нагруженную на ре„„SlJ„„1173540 д зистор, первый элемент И, первый вход которого подключен к входной шине и входу линии задержки, второй вход — к выходу элемента НЕ, третий вход — к выходу линии задержки, выход — к выходной шине, и второй элемент И, отличающийся тем, что, с целью повышения надежности устройства, в него введен элемент ИЛИ, первый вход которого соединен с отводом линии задержки, второй вход — с выходом второго элемента И, выход — с входом элемента НЕ и первым входом второго элемента И, второй вход которого подключен к входной шине.
1173540
Изобретение относится к импульсной технике и может быть использовано в устройствах для селектирования импульсов определенной длительности.
Цель изобретения — повышение надежности устройства.
На фиг. 1 приведена структурная схема селектора импульсов по длительности; на фиг. 2 — диаграмма смены состояний линии задержки в формате Селектор импульсов по длительности содержит линию 1 задержки с отводом, нагруженную на резистор 2, первый 3 и второй 4 элементы И, элемент НЕ 5, элемент ИЛИ 6, входную шину 7 и выходную шину 8. Первый вход элемента И 3 подключен к входной шине 7 и входу линии 1 задержки, второй вход элемента И 3 соединен с выходом элемента НЕ 5, третий вход соединен с выходом линии 1 задержки, выход элемента И 3 подключен к выходной шине 8. Первый вход элемента ИЛИ 6 соединен с отводом линии 1 задержки, второй вход элемента ИЛИ 6 соединен с выходом элемента И 4, выход элемента ИЛИ 6 соединен с входом элемента НЕ 5 и первым входом элемента И 4. Второй вход элемента И 4 подключен к входной шине 7. Устройство работает следующим образом. При отсутствии входного импульса в момент 1о устройство находится в исходном состоянии, характеризуемом единичными сигналами на входе, отводе и выходе линии 1 задержки. Следствием этих сигналов являются единичные сигналы на выходах элемента ИЛИ 6 и элемента И 4, а также нулевые сигналы на выходе элемента НЕ 5 и выходной шине 8. С приходом входного импульса (момент ti) на входе линии 1 задержки появляется нулевой сигнал. Этот сигнал изменяет на нулевой выходной сигнал элемента И 4. Сигналы на выходах остальных элементов, а также на отводе и выходе линии 1 задержки остаются без изменений. Возможны два варианта функционирования селектора. Первому варианту отвечают условие та(та (ти, та — ДЛИтЕЛЬНОСтЬ ВХОДНОГО импульса, время запаздывания входного импульса на отводе линии 1 задержки соответственно) и переход в момент t2 в состояние (! 1 1), равное исходному. Импульс на входе селектора завершен, на выходе элемента И 4 восстанавливается единичный сигнал, на выходах остальных элементов исходные сигналы сохраняются. С 10 ! 50 переходом в момент 1з к состоянию (1 0 1) состояние выходов всех логических элемен. тов схемы не меняется, импульс на выходе селектора не формируется. По второму варианту, когда т„)т,, т,(т„(т„— время задержки всей линии 1 задержки), моменту 4 соответствует состояние (О 0 1). Появление нулевого сигнала на отводе линии 1 задержки приводит к образованию нулевого и единичного сигналов на выходах элемента ИЛИ 6 и элемента НЕ 5 соответственно. Нулевые сигналы на выходах элементов И 3 и 4 сохраняются. При завершении входного импульса (момент ta) под воздействием единичного сигнала на входе линии 1 задержки происходит формирование импульса на выходной шине 8. На выходе элемента И 3 устанавливается единичный сигнал, который сохраняется, пока длится состояние (1 0 1). Последующее прохождение импульса по линии 1 задержки завершается переходом схемы в исходное состояние (1 1 1). Для этого перехода характерно наличие единичного сигнала на отводе или (и) нулевого сигнала на выходе линии 1 задержки. В первом случае единичный сигнал с отвода, пройдя через элемент ИЛИ 6, инвертируется элементом НЕ 5, устанавливая или поддерживая нулевой сигнал на выходе элемента И 3. Во втором случае нулевой сигнал на выходе элемента И 3 является следствием нулевого сигнала выхода линии 1 задержки. В обоих рассмотренных случаях импульс на выходной шине 8 не повторяется. Отмеченные состояния с единичным сигналом на отводе или (и) нулевым сигналом на выходе линии 1 задержки характерны также для перехода в исходное (1 1 1) из состояния <О 0 1) момента 4 при длительности входного импульса большей, чем задержка всей линии 1. Так как указанные состояния не приводят к образованию единичного сигнала на выход элемента И 3, то при т„)т„импульс на выходной шине 8 не формируется. Устройство селектирует импульсы по длительности относительно диапазона (т„ тас) . Если та (та(т„, To Ha Bbtxope o6paзуется единичный импульс, являющийся результатом выполнения устройством следующего алгоритма. Выходной сигнал равен единице в случае, когда линии 1 задержки отвечает состояние (1 0 1), а предшествующим является состояние (О 0 — ), где прочерку соответствует безразличное значение. В остальных случаях на выходе селектора импульсов сохраняется нулевой сигнал. Повышение надежности достигается благодаря оптимальной реализации алгоритма. 1173540 < 111 ) <111) <011) < а1 > „4 <ал > t7 г з Фиг.Я Составитель С. Николаев Техред И. Верес Корректор В. Гирняк Тираж 872 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5 Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4 Редактор Н. Швыдкая Заказ 5078/55
