Устройство для отладки программ

 

УСТРОЙСТВО ДЛЯ ОТЛАДКИ ;ПРОГРАММ, содержащее блок задания режимов, первьш блок сравнения, элемент И, блок управляемой задержки , индикационный регистр, блок индикации и мультиплексор, причем выход адреса синхронизации блока задания режимов соединен с первым входом первого блока сравнения, второй вход которого соединен с адресным входом устройства, вход синхронизации устройства соединен с первым входом элемента И, выход которого соединен с входом блока управляемой задержки, выходы вида информации номера микротакт а блока задания режимов соединены соответственно с вторым входом блока управляемой задержки и управляющим , входом мультиплексора, выход которого соединен с информационным входом индикационного регистра, выход индикационного регистра соединен с входом блока индикации, адресный вход устройства соединен с первым информационным входом мультиплексора , группа информационных входов которого соединена с группой информационных входов устройств, о т. л и чающееся тем, что, с целью расширения функциональных возможностей устройства путем запоминания групп адресов, предшествующих заданному адресу, в устройство введены триггер, второй блок сравнения, первьш и второй элементы ИЛИ, блок регистров и счетчик, причем вход синхронизации устройства и выход первого блока сравнения соединены соответственно с входом синхронизации счетчика и информационным входом счетчика, выход которого соединен с первым входом второго блока сравнения, выход второго блока сравнения соединен с единичным входом триггера, выход которого соединен с ю вторым входом элемента И, выход ко (Л торого соединен с первым входом первого элемента ИЛИ, выход первого элемента ИЛИ соединен с входом синхронизации блока регистров, адресный вход устройства соединен с информационным входом блока регистров , выход которого соединен с вторым информационным входом мультиплек-1 сора, выходы номера цикла и переза со со ю писи блока задания режимов соединены соответственно с вторым входом второй схемы сравнения и первым входом второго элемента ИЛИ, выход которого соединен с входом разрешения индикаторного регистра, выход блока управляемой задержки и выход перезаписи блока задания режимов соединены соответственно с вторьтми входами второго элемента ИЛИ и первого элемента ИЛИ, выход начальной установки блока задания режимов соединен с входом начальной установки счетчика, нулевым входом триггера, входом установки в О блока регистров и регистра индикации.

СО1ОЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU, „! 174932 (5!)4 G 06 F 11/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ/ " ::, !р/

Н ABTOPCHOIVIY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3608037/24-24 (22) 20.06.83 (46) 23.08.85. Бюл. Ф 31 (72) О. И. Грехова (53) 681.3(088.8) (56) Заявка Японии N - 53-41497, кл. G 06 F 11/00, опублик ° 1978.

Авторское свидетельство СССР

11- 960821, кл. G 06 F ll/00, 1982., (54) (57) УСТРОЙСТВО ДЛЯ ОТЛАДКИ

ПРОГРАММ, содержащее блок задания режимов, первый блок сравнения, элемент И, блок управляемой задержки, индикационный регистр, блок индикации и мультиплексор, причем выход адреса синхронизации блока задания режимов соединен с первым входом первого блока сравнения, второй вход которого соединен с адресным входом устройства, вход синхронизации устройства соединен с первым входом элемента И, выход которого соединен с входом блока управляемой задержки, выходы вида информации номера микротакта блока задания режимов соединены соответственно с вторым входом блока управляемой задержки и управляющим . входом мультиплексора, выход которого соединен с информационным входом индикационного регистра, выход индикационного регистра соединен с входом блока индикации, адресный вход устройства соединен с первым информационным входом мультиплексора, группа информационных входов которого соединена с группой информационных входов устройств, о т л и— ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства путем запоминания групп адресов, предшествующих заданному адресу, в устройство введены триггер, второй блок сравнения, первый и второй элементы ИЛИ, блок регистров и счетчик, причем вход синхронизации устройства и выход первого блока сравнения соединены соответственно с входом синхронизации счетчика и информационным входом счетчика, выход которого соединен с первым входом второго блока сравнения, выход второго блока сравнения соединен с единичным входом триггера, выход которого соединен с вторым входом элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход первого элемента ИЛИ соединен с входом синхронизации блока регистров, адресный вход устройства соединен с информационным входом блока регистров, выход которого соединен с вторым информационным входом мультиплексора, выходы номера цикла и перезаписи блока задания режимов соединены соответственно с вторым входом второй схемы сравнения и первым входом второго элемента ИЛИ, выход которого соединен с входбм разрешения индикаторного регистра, выход блока управляемой задержки и выход перезаписи блока задания режимов соединены соответственно с вторыми входами второго элемента ИЛИ и первого элемента ИЛИ, выход начальной установки блока задания режимов соединен с входом начальной установки счетчика, нулевым входом триггера, входом установки в "О" блока регистров и регистра индикации, )174932

25

40

55

Изобретение относится к вычислительной технике и может быть использовано при отладке программ и для насгройки вычислительных аппарат ных средств при наличии отлаженной программы.

Целью изобретечия является расширение функциональных возможностей устройства путем, запоминания групп адресой, предшествующих заданному адресу.

На чертеже изображена блок-схема предлагаемого устройства.

Устройство содержит блок 1 задания режимов, соединенный с блоком 2 сравнения, адресный вход которого подключен к адресному входу устройства. Последний соединен с первым информационным входом мультиплексора 3, управляющий вход которого соединен с вторым входом блока 1 задания режимов. Группа информационных входов мультиплексора 3 соединена с группой информационных входов устройства, выход мультиплексора 3 сое динен с входом индикационного регистра 4, выход которого соединен с блоком 5 индикации, Третий выход блока 1 задания режимов подключен к первому входу блока- 6 управляемой задержки, второй вход которого подключен к выходу элемента И 7, первый вход которого соединен с синхронизирующим входом устройства.

Информационный и синхронизирующий входы счетчика 8 соединены соответственно с выходом первого блока 2 сравнения и с синхронизирующим входом устройства, а выход счетчика

8 — с первым входом второго блока 9 сравнения, второй вход которого под. ключен к четвертому выходу клавиатуры 1 набора информации, а выход— к входу RS-триггера 10, Выход триг гера 10 соединен с вторым входом элемента И 7, выход которого соединен с первым входом первого элемента ИЛИ 11, который является синхронизирующим входом блока 12 регистров. Второй вход первого элемента ИЛИ 11 подключен к пятому выходу блока 1 задания режимов, который соединен с первым входом второго элемента ИЛИ 13. Второй вход второго элемента ИЛИ 13 подключен к выходу блока 6 управляемой задержки, а выход - к синхронизирующему входу инцикационного регистра 4.

Обнуляющий выход блока 1 задания режимов соединен с обнуляющими входами счетчика 8, блока 12 регистров, индикационного регистра 4 .и Р-входом триггера 10. Информационный вход блока 12 регистров соединен с адресным входом устройства, а выход - c вторым информационным входом мультиплексора 3.

Посредством выходов блока 1 задаются тип индицируемой информации, величина задержки синхроимпульса или номер микротакта операции, адрес синхронизации, количество обращений по заданному адресу или номер цикла, сдвиговый сигнал для перезаписи информации из регистра в регистр в блоке 12 регистров и иэ блока 12 ре. гистров в индикационный регистр 4, приведение устройства в исходное состояние, Устройство работает следующим образом.

В исходном состоянии счетчик 8 триггер 10, блок 12 регистров и регистр 4 индикации обнулены. Перед запуском программного устройства на блоке 1 набираются адрес синхронизации, номер цикла или количество обращений по заданному адресу синхронизации, величина задержки или номер микротакта операции и тип информации, поступающей на регистр 4 индикации.

После запуска программного устройства на вход устройства для отладки программ начинают поступать ,синхронизирующие сигналы, а также адрес, по которому идет обращение, :и необходимая для отладки информация.

Все адреса, по которым идет обращение в программе, поступают на информационный вход блока 12 регистров, представляющего собой набор параллельных регистров, информационный вход одного из которых является адресным входом устройства, а информационные входы остальных соединены с выходами предыдущих регистров блока, выход последнего регистра подключен к входу мультиплексора, синхронизирующие входы всех регистров объединены и являются синхронизирующими входами блока 12 регистров.

Объем блока 12 регистров выбирается исходя из сложности программы и требуемого для ускорения отладки

I 174932 количества информации. До появления на инверсном выходе RS-триггера 10 запрещающего сигнала состояние регистров блока 12 регистров н индикационного регистра 4 может изменяться по приходу каждого очередного синхроимпульса.

При появлении на входе устройства адреса, совпадающего с адресом синхронизации, формируется выходной сигнал блоком 2 сравнения, который является разрешающим для синхронного. счетчика 8. После появления на входе устройства адреса синхронизации в том цикле, номер которого задан 15 клавиатурой «1, счетчик 8 принимает значение, равное этому номеру, и на выходе блока 9 сравнения формируется сигнал, который переводит RSтриггер 10 в единичное состояние. 20

При этом инверсный выход RS-триггера

10 блокирует прохождение синхроимпульсов с входа устройства на вход блока 12 регистров и индикационного регистра 4. Все адреса, которые записаны в блок 12 регистров запуска

RS-триггера 10, сохраняются в нем до момента начала сдвига или обнуления блоком 1 задания режимов. Пос ледний синхроимпульс, по которому ЗО происходит запись адреса в блок 12 регистров, задерживается в блоке 6 управляемой задержки на заданное блоком 1 количество микротактов и является синхроимпульсом записи информации в индикационный регистр 4 через мультиплексор 3.

После окончания или останова программы виндикационном регистре 4 запи— сывается либо текущий адрес програм- 4 мы, либо адрес программы, зафиксированный в последнем регистре блока

12 регистров, либо состояние группы информационных входов устройства на момент совпадения содержимого счет- 4 чика 8 со значением выхода блока I задержанного на заданное число микротактов, либо адрес последующей команды программы (при совпадении значения выхода блока I с количеством микротактов выполнения операций).

После визуального контроля инфор- мации индикационного регистра 4 прог- раммист имеет возможность записи на блок индикации содержимого поочередно всех регистров блока. 12 регистров, нажимая и отнуская кнопку

"Сдвиг" блока 1, так как в блоке регистров записаны адреса, предшествующие заданному, то не требуется многократный перезапуск программы, чтобы проследить ее ход, что обеспечивает уменьшение времени отладки. Кроме того, часто невозможно проследить ход программы по одной-двум точкам, даже перезапуская ее, так как начальные и промежуточные условия и порядок выполнения программы изменяются от запуска к запуску.

Перед очередным запуском программы необходимо обнулить устройство путем нажатия кнопки "Обнуление".

Таким образом, за счет введения в устройство счетчика, второго блока сравнения, RS-триггера, блока регистров и двух элементов ИЛИ обеспечиваются фиксация момента появления адреса синхронизации заданное число раз, а также фиксация и последующая индикация необходимого количества предшествукяцих заданному адресов. Все это позволяет вести отладку циклических и сложных раэветвлепных программ, в том числе в реальном масштабе времени, уменьшить время отладки, а также настраивать сложные программируемые устройства, проводить поиск неисправностей в них тоже в реальном масштабе времени.

Предложенное устройство обеспечивает программиста достаточным объемом информации для отладки линейных, циклических, разветвленных программ (в том числе в реальном масштабе времени) с изменяющимися начальными и промежуточными условиями, когда трудно определить участок или ветку программы по двум имеющимся точкам.

1174932

Составитель И, Сигалов

Редактор Л. Гратилло Техред Т.Фанта КорректорМ. Максимишинец

Заказ 520!/50 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4