Пятизначный логический элемент

 

ПЯТИЗНАЧНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ, содержащий первые р-канальный и п-канальный КМОП-транз торы, истоки которых соединены соответственно с плюсовой и минусовой шинами источника питания, затворы первых р-канального и п-канапьного КМОП-транзисторов подключены к входной шине, вторые р-канальный и пканальньй КМОП-транзисторы, затвор каждого из которых соединен со своим стоком, и выходную шину, отличающийся тем, что, с целью упрощения и повышения бьютродействия, исток каждого из КМОП-транзисторов соединен со своей подложкой, стоки первых р-канального и п-канального КМОП-транзисторов соединены со стоками вторых соответственно п-канапьного и р-канального КМОП-транзисторов , а истоки вторых п-канального и р-канального КМОП-транзисторов соединены с выходной шиной.

СО)ОЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) (51)4 Н 03 К 19 02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ, Н АВТОРСЯОМЪ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3350278/24-21 (22) 23. 10. 81 (46) 23.09.85. Бюл. NR 35 (72) А.Е. Бобров, В. В. Григорьев, А.Н, Горкунов, Г.Д. Дроздова, В.А. Журкин, З.Б. Шейдин и 10.А. Шишкин (71) Ленинградский ордена Ленина институт инженеров железнодорожного транспорта им. акад, В.Н. Образцова (53) 621.3821621.396.6(088.8) (56) Huertas T.1 ., Carmona J.N, Low Power Ternary Cmos circuits.—

Proc. of Int. Яушр. on МиХсдрХе

Valued Logic. Bath> N.-3., 1979, р. 170-174, f ig. 14. (54) (57) ПЯТИЗНАЧНЫЙ ЛОГИЧЕСКИЙ

ЭЛЕМЕНТ, содержащий первые р-канальный и и-канальный КМОП-транзисторы, истоки которых соединены соответственно с плюсовой и минусовой шинами источника питания, затворы первых р-канального и и-канального

KM0II-транзисторов подключены к входной шине, вторые р-канальный и пканальный КМОП-транзисторы, затвор каждого из которых соединен со своим стоком, и выходную шину, о т л ич а ю шийся тем, что,- с целью упрощения и повышения быстродействия, исток каждого из KMOII-транзисторов соединен со своей подложкой, стоки первых р-канального и и-канального

KM0II-транзисторов соединены со стоками вторых соответственно п-канального и р-канального КМОП-транзисторов, а истоки вторых и-канального и р-канального КМОП-транзисторов соединены с выходной шиной.

p.= о(ь); л Е (К,+ R)

R+ Нн + Нн з

Г

Е (R4+ Кг)

z R + R + R11 ! 3 2

Е (24+ Кг)

Р3 Ен+ Нн + Н г з

P4= Е(Ъ) „(Ь);

30 (ь)1

4 (Ъ) 1

35 где Е

RèR— н

1 1 н

RHR—

Составитель В. Выговский

Редактор М. Бланар Техред А.Бабинец

Корректор Е. Сирохман

Заказ 5948/59 Тираж 871

ВНИИПИ Государственного комитета СССР по делам изобретений и открытии

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Подписное

Филиал ППП "Патент", г. Ужгород, ул, Проектная, 4

1 »81

Изобретение относится к вычислительной технике и может быть использовано в устройствах цифровой обработки информации.

Цель изобретения — упрощение и повьппение быстродействия.

На чертеже представлена принципиаз.ьная электрическая схема пятизначного логического элемента.

Устройство содержит р-канальные 10

КМОП-транзисторы 1 и 2, и-канальные КМОП-транзисторы 3 и 4 ° плюсовую

5 и минусовую 6 шины источника питания, входную шину 7 и выходную шину 8. 15

Пятизначный логический элемент работает следующим образом.

Сигнал на входной шине 7 принимает пять различных состояний, которые обозначены М, м1, е г, Mq и о 4 ° При 20 этом напряжение сигнала с большим индексом более положительно по отно шению к шине 6.

На выходной шине 8 формируются сигналы соответственно р4 pз 32 8 Я5 и (30, при этом напряжение на шине 5; сопротивления транзистора 140 в ненасыщенном режиме и в режиме насыщения соответственно; сопротивления транзистора 4 в ненасыщенном режиме и в режиме насьпцения соответственно;

131 2

R"- сопротивление транзистора 2 н в режиме насьпцения;

R - сопротивление транзистора 3 в режиме насыщения.

Входные сигналы на шине 7 характеризуются следующими соотношениями: нулевое состояние

7 где U — напряжение на входной шине 7, Пп4 — напряжение IIopoI a TpGH3HOTopR 42 прй этом транзистор 1 открыт, а тран зистор 4 закрыт, На выходной шине 8 напряжение равно Е, что соответствует P4, первое состояние

Uï4- 7 - > где U. — — напряжение, при котором транзистор 4 открыт, но еще не насыщен, а транзистор 1 открыт и насьпцен, тог() Е да П вЂ”, что соответ2 3 4 ствует 8, где UH — напряжение на выходной пине 8 логического элемента; второе состояние 2) П П7 где U - напряжение на входной шине 7, при котором транзисторы 1 и 4

° б открыты, но еще не насыщены, тогда

Е (R4 + К2)

Б — 2„, что соответст3 2 вует Pz третье состояние 3) П П7 Е П0 ) где U1, — пороговое напряжение транзистора 1 ° при этом транзистор 4 открыт и насьпцен, а транзистор-1 открыт, но еще не насыщен, тогда

E ° (R4 + R2)

Бв — „ „ что соответстз вует Р» четвертое состояние

П7-Ею при этом транзистор 1 закрыт, а транзистор 4 открыт, тогда U = О, что соответствует / о.