Устройство для вычисления тригонометрических функций

 

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ТРИГОНОМЕТРИЧЕСКИХ ФУНКЦИЙ, содержащее два цифровых интегратора, три эль мента И и два триггера, причем тактовые входы первого и второго интеграторов соединены с вхоДом аргумента устройства,выходы кода первого и второго цифровых интеграторов. соединены соответственно с выходом синуса и выходом косинуса устройства , отличающе еся тем, что, с целью повышения точности, в него введены третий и четвертый триггеры , четвертый элемент И, два элемента задержки и четыре элемента И-ЬЕ, причем выходы положительного и отрицательного приращений первого цифрового интегратора соединены с первыми входами соответственно первого и второго элементов И, вторые входы которых соединены с выходами соответственно первого и второго элементов И-НЕ, первые входы которых соединены с .прямыми выходами соответственно первого и второго триггеров, инверсные выходы которых соединены с вторыми входами соответственно второго и первого элементов И-НЕ, выходы первого и второгб элементов И соединены соответственно с входом положительного приращения и отрицательного приращения второго цифрового интегратора, выходы положительного и отрицательного приращений которого соединены с первыми входами соответственно третьего и-четвертого элементов И, вторые входы которых соединены с выходами соответственно третьего и-четвертого I элементов И-НЕ, первые входы которых соединены с прямыми выходами соот (Л ветственно третьего и четвертого триггеров, инверсные выходы которых соединены с вторыми входами соответственно четвертого и третьего элементов И-НЕ, выходы третьего и четвертого элементов И соединены соответственно с входом положительСХ5 ного приращения и входом отрицателью ел ного приращения первого цифрового интегратора, выход кода которого соединен с информационным входом ел четвертого триггера и через первый элемент задержки - с информационным входом третьего триггера, выход кода второго цифрового интегратора соединен с информационным входом второго триггера и через второй элемент задержкис информационньм входом первого триггера, тактовые входы триггеров соединены с входом окончания итерации устройства, вход сброса которого соединен с входами установки в ноль триггеров.

СОЮЗ СООЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

1 (з1)4 G 06 F 7 548

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ. ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21)3727175/24-24 (22) 06.04.84 (46) 30.09.85,Бюл. И 36 (72) В.Ф.Гузик, И.М;Криворучко,И.И.Морозова и Б.С .Секачев (71) Таганрогский радиотехнический институт им. Б.Д.Калмыкова (53) 684.325(088.8) (56) Неслуховский К.С. Цифровые дифференциальные анализаторы. — М,:

Машиностроение, 1968, с.85, рис. 17.

Авторское свидетельство СССР

978145, кл. G 06 F 7/548, 1980. (54) (57) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ

ТРИГОНОМЕТРИЧЕСКИХ ФУНКЦИЙ, содер.жащее два цифровых интегратора, три элемента И и два триггера, причем тактовые входы первого и второго интеграторов соединены с входом аргу мента устройства, выходы кода первого и второго цифровых интеграторов. соединены соответственно с выходом синуса и выходом косинуса устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности, в него введены третий и четвертый триггеры, четвертый элемент И, два элемента задержки и четыре элемента

И-:" Е, причем выходы положительного и отрицательного приращений первого цифрового интегратора соединены с первыми входами соответственно первого и второго элементов И, вторые входы которых соединены с выходами соответственно первого и второго элементов И-НЕ, первые входы которых соединены с .прямыми выходами соответственно первого и второго

„„Я0„„1182515 А триггеров, инверсные выходы которых соединены с вторыми входами соответственно второго и первого элементов

И-НЕ, выходы первого и второго элементов И соединены соответственно

ñ входом положительного приращения и отрицательного приращения второго цифрового интегратора, выходы положительного и отрицательного прира— щений которого соединены с первыми входами соответственно третьего и. четвертого элементов И, вторые входы которых соединены с выходами соответственно третьего и четвертого элементов -HE первые входы которых соединены с прямыми выходами соответственно третьего и четвертого триггеров, инверсные выходы которых соединены с вторыми входами соответственно четвертого и третьего элементов И-НЕ, выходы третьего и четвертого элементов И соединены

UooTBeTLòâåíHo с входом положительного приращения и входом отрицательного приращения первого цифрового интегратора, выход кода которого соединен с информационным входом четвертого триггера и через первый элемент задержки — с информационным входом третьего триггера, выход кода второго цифрового интегратора соединен с информационным входом второго триггера и через второй элемент задержки - с информационным входом первого триггера, тактовые

° входы триггеров соединены с входом окончания итерации устройства, вход сброса которого соединен с входами установки в ноль триггеров.

Изобретение относит<:я к вычис.ительной технике и предназначено для использования в специализированных вычислитльных устройствах и машинах, з особенности в навигационных системах и системах автоматического регулирования для реализации синусно-косинусных зависимостей.

Целью изобретения является повышение точности..

1О

Блок-схема устройства представлена на чертеже.

Устройство содержит цифровой интегратор 1, триггер 2, элемент задержки 3, триггер 4, элементы И-HE 15

5 и 6, элементы И 7 и 8, цифровой интегратор 9, триггер 10, элемент задержки 11, триггер 12, элементы

Vi НЕ 13 и 14, элементы И 15 и 16, входы устройства 17-19, выходы устройства 20 и 21, Интеграторы 1 и 9 представляют собой цифровые интеграторы с одноразрядными приращениями.

Устройство для вычисления триго- 25 нометрических функций реализует ф синусно-косинусные зависимости у

sIrx и у cosx на основе

2 системы уравнений Шеннона аледующего вида: 30 пу1 y2 dx ь

dy -у dx

2. 1 1 где х - значение аргумента.

Устройство для вычисления тригонометрических функций работает

35 следующим образом.

Приращения аргумента dx посту- . пают с входа 17 устройства на тактовые входы интеграторов 1 и 9 и возбуждают их работу. В конце каждой итерации на выходах положительнык и отрицательных приращений интегра-. ла цифровых интеграторов 1 и 9 начинают формироваться .одноразрядные приращения интеграла: dy на;выходе первого интегратора 1, реализующего уравнение dye -у,dx, и dy1 на выходе второго цифрового интегратора 9, реализующего уравнение

dy У2 dx При этОм ОДНОразрядные 50 приращения интегралов dy1 и dy< представляются в троичной системе кодирования, т.е ° принимают значения "+1", "0" и "-1" и поэтому передаются по двум каналам (положи- 55 тельному и отрицательному) в виде постоянных сигналов, соответствующих

"+1" или "-1",причем одноразрядные

xh sinx; . (1)

Egps ф 2 xh cosx, (2) где h — шаг интегрирования;

„ - погрешность функции сину«;

Е s x- погрешность функции косинус.

Анализируя выражения (1) и (2), можно заметить, что погрешность возрастает с ростом значения переменной и накопление ее происходит по закону синуса при воспроизвецении функции синуса и по закону косинуса при воспроизведении функции косину«а, Так как максимальная по модулю погрешность вычисления этих функций ббразуется тогда, когда данные функции принимают значения +1, и совпадает по знаку с воспроизводимой функцией, то накопление погрешности приводит к тому, что в приращения интеграла ду поступают выходов положительных и Отрицательных приращений интеграла второго цифрового интегратора 9 через элементы

И 7 и 8, служащие для организации коррекции результатов вычисления и управляемые состоянием триггеров 2 и 4, на входы приращений подынтегральной функции первого цифрового интегратора 1, а одноразрядные приращения интеграла dy с выходов поло2 жительных и отрицатейьных приращений интеграла первого цифрового интегратора 1 поступают через элементы И 15 и 16, также служащие для органиэации коррекции резулвтатов вычислений и управляемые состоянием триггеров 10 и 12,на входы прираще ний подынтегральной функции второго цифрового интегратора 9.

Для исключения накопления ошибок в цифровых интеграторах определим алгоритм коррекции из анализа погрешности Вычислений синусно-косинусMhlx зависимостей на большом интервале решения. Аналитическая зависимость погрешности вычисления функ.ции синуса и косинуса для схемы реализации синусно-косинусных зависимостей с помощью системы уравнений

Шеннона на двух цифровых интеграторах с одноразрядными приращениями имеет следующий вид:, эт их то 1 к;1K 3нс1 11. 11ия функци11 иро111.п11а11п значение «диницы, Поэтому коррекцию вычислений этих функций осуществляют следующим образом: при достижении подынтегральной функ- 5 ции одного из цифровых интеграторов значения "+1" (например, первого цифрового интегратора, вычисляюще- го функцию синуса) перекрывают канал поступления положительных прира- 10 щений этой подынтегральной функции . до тех пор, пока значение данной подынтегральной функции не станет меньше единицы, т.е ° до тех пор, пока значение подынтегральной функ- 15 ции другого цифрового интегратора (в данном случае второго цифрового интегратора, вычисляющего функцйю косинуса) не перейдет через нулевое значение и не изменит свой знак, а 20 если значение подынтегральной функции одного из цифровых интеграторов достигает "-.!", то отсекают отрицательные приращения подынтегральной функции этого цифрового интегратора 25 до тех пор, пока значение этой подынтегральной функции не станет больше -1. В результате в точках

2 И1с (1с = 1,2„., К), точках, в которых функция синус или функция косинус принимают значения + 1, происходит ограничение потока .приращений соответствующего знака по входу приращений ".oé функции, которая достигает этого макси- 35 мального по модулю значения, и тем самым производится сбрасывание накопленных ошибок, так как на каждом

НоВоМ интервале,равном 2, вычисле- 4

7 .ния производятся как бы с.;новыми, точными исходными данными.

Данный алгоритм реализуется в предлагаемом устройстве для вычисления тригонометрических функций следующим 45 образом.

В конце каждой итерации по сигналу конца итерации, поступающему через вход 19 устройства, проводится анализ знакового и старшего числового разря-50 дов дополнительного двоичного кода . как функции синуса, так и функции косинуса. Для этого код синуса поступает .с выхода кода подынтегральной функции первого цифрового интегра- 55 тора 1 на информационный вход триггера 2 и через элемент задержки 3 на один такт, который служит для совмещения во времени .1наков1 гo старшего числового разрядов кода функции, поступает на информационный вход триггера 4. Аналогично код косинуса поступает с выхода кода подынтегральной функции второго цифрового интегратора 9 на информационный вход триггера 10 и через элемент задержки 11 на один такт на информационный вход триггера 12.

Предварительная установка триггеров 2, 4, 10 и 12 в нулевое состояние производится перед началом работы устройства подачей соответствующего сигнала на вход 18 устройства.

В результате при поступлении сигнала конца итерации, совпадающего по времени со знаковым разрядом кодов подынтегральных функций, через вход

19 устройства на вход синхронизации триггеров 2, 4 10 и 12 происходит запись знакового разряда кода синуса и кода косинуса соответственно в триггеры 2 и 10, а старшего числового разряда — соответственно в триггеры 4 и 12. Так как код значения "+1" для функции синуса ипи косинуса в цифровых интеграторах предлагаемого устройства имеет вид 0,1000...0, то при достижении функцией синуса этого значения на выходе элемента И-НЕ 6 появляется нулевой сигнал, который поступает на вход элемента И 7 и закрывает его, блокируя тем самым поступление приращений из второго цифрового интегратора 9 с одноразрядными приращениями на вход положи-. тельных приращений подынтегральной функции первого цифрового интегратора 1 и удерживая точное значение функции синус, вычисляемой в первом цифровом интеграторе 1, в точке экстремума. Это происходит до тех пор, пока значение подынтегральной функ-. ции второго цифрового интегратора

9, т.е. функции косинуса, не пересечет нулевую точку и не станет отрицательным, тогда на вход отрицательных приращений подынтегральной функции первого цифрового интегратора 1 начинают поступать через открытый элемент И 8 приращения с выхода отрицательных приращений интеграла второго цифровогд интегратора 9 и вычисляемое в первом цифровом интеграторе

1 значение функции синуса становится меньше единицы, а на выходе элемента И-НЕ 6 снова появляется единич1182515

ВНИИПИ Заказ 6108/48 Тираж 709 Подписное филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 ный сигнал. Аналогично и для функции ! косинус. при достижении функцией косинус, вычисляемой вторым цифровым интегратором 9, значения "+1" на выходе элемента И-НЕ 14 появляется нулевой сигнал, поступающий на вход элемента И 1 5 и блокирующий поступление приращений иэ первого цифрового интегратора 1 с одноразрядными приращениями на вход, положительных приращений подынтегральной функции второго цифрового интеграropa 9 до тех пор, пока значение функции синус, вычисляемой в первом цифровом интеграторе 1, не пересечет нулевую точку, и тогда вычисляемое во втором цифровом интеграторе 9 значение функции косинус становится меньше единицы, а на выходе элемента

И-НЕ 14 снова появляется единичный сигнал. Если же код функции синус или косинус будет равен 1,011!...1, т.е. функция синус или косинус достигнет значения "-1", то нулевой сигнал с выхода элемента И-НЕ 5 для функции синус поступает на вход элемента И 8 или Lîîòâåòñòâåíío нулевой сигнал с выхода элемента И-НЕ

13 для функции косинус поступает на вход элемента И 16, блокируя прохождение приращений на вход отрицательных приращений подынтегральной функции соответственно первого цифрового интегратора 1 или второго цифрового интегратора 9 до тех пор, пока значения противоположных функций, т.е. функции косинус в случае, если значения "-1" достигла функция синус или функции синус в случае, если значения "-1" достигла функция косинус, ц не пересекут нулевую точку,и тогда значение соответственно функции синус, если нулевую точку пересечет функция косинус, или функции косинус, если нулевую точку пересечет функция синус, станет меньше единицы, а на выходе соответственно элемента И-НЕ

5 или И-НЕ 13 снова появится единичный сигнал. Вследствие этого сброс накопленнных погрешностей вычисле20 ний в предлагаемом устройстве осуществляется за счет удержания точных значений функций в точках экстремума.

При всех остальных значениях зна25 кового и старшего числового разрядов кодов функций синус и косинус на вы»» ходах элементов И-НЕ 5, 6,13 и 14 и, !

Следовательно, на вторых входах элементов И 8, 7, 16 и 15 соответствен3п но находится единичный сигнал, разре шающий поступление как положительных так и отрицательных приращений вычисляемых функций.