Многоканальный формирователь серий импульсов

 

МНОГОКАНАЛЬНЫЙ ФОРМИРОВАТЕЛЬ СЕРИЙ ИМПУЛЬСОВ, содержащий генератор импульсов, S триггеров, делитель частоты, блок управления, коммутатор, отличающийс я тем, что, с целью расширения функциональных возможностей,в него введены блок оперативной памяти и распределитель импульсов, вход которого соединен с выходом генератора импульсов, а N -выходы соединены соответственно с С -входами N триггеров и с адресными входами блока оперативной памяти, первый выход распределителя импульсов соединен с С-входом делителя частоты, адресные и информационные входы блока оперативной памяти соединены с соответствующими выходами блока управления , а вход управления блока оперативной памяти подключен к управляющему выходу блока управления, выходы блока оперативной памяти соединены с управляющими входами коммутатора , выход коммутатора соединен с сл D-входами N триггеров, информационные входы коммутатора подключены к выходам делителя частоты.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (Ц4 Н 0

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСН0МУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3639943/24-21 (22) 07 ° 09.83 (46) 07.10.85. Бюл. У 37 (72) Ю.М. Лиховид и Л.А. Восколович (53) 621.373 (088.8) (56) Авторское свидетельство СССР

У 690619, кл. Н 03 К 5/156, 1979.

Авторское свидетельство СССР

У 873399, кл. Н 03 К 5/156, 1981. (54) (57) МНОГОКАНАЛЬНЫЙ ФОРМИРОВАТЕЛЬ СЕРИЙ ИМПУЛЬСОВ, содержащий генератор импульсов, 8 триггеров, делитель частоты, блок управления, коммутатор, о т л и ч а ю щ и йс я тем, что, с целью расширения функциональных возможностей,в него введены блок оперативной памяти и распределитель импульсов, вход кото„„SU<, > 3 4077 A рого соединен с выходом генератора импульсов, а 8 -выходы соединены соответственно с С -входами Й триг геров и с адресными входами блока оперативной памяти, первый выход распределителя импульсов соединен с С-входом делителя частоты, адресные и информационные входы блока оперативной памяти соединены с соответствующими выходами блока управления, а вход управления блока оперативной памяти подключен к управляющему выходу блока управления, выходы блока оперативной памяти соеди. нены с управляющими входами коммутатора, выход коммутатора соединен с

D-входами и триггеров, информационные входы коммутатора подключены к выходам делителя частоты.

84077

50

1 11 . Изобретение относится к импульс- ной технике н может быть использовано в многоканальных цифровых преобразователях, измерительных приборах, системах автоматического управления и системах передачи данных.

Цель изобретения — расширение функциональных возможностей формиро" вателя за счет одновременного формирования нескольких серий импульсов и программирования параметров — частоты следования импульсов на заданном выходе формирователя.

На фиг ° 1 представлена блок-схема многоканального формирователя серий импульсов на фиг.2 — реализация блока управления многоканального формирователя серий импульсов„: на фиг,3 — временные диаграммы работы многоканального формирователя серий импульсов.

Многоканальный формирователь серий импульсов содержит (фиг.1) N триггеров 1.1....,1.п, генератор 2 импульсов, делитель 3 частоты, блок 4 управления, коммутатор 5, распределитель 6 и блок 7 оперативной памяти, выходные шины 8.1,..., 8.п вход 9 задания режима работы блока 7 оперативной памяти, поступающего с блока 4 управления, причем выход генератора 2 импульсов через распределитель 6 соединен с

С-входами триггеров 1, с адресными входами блока 7 и С-входом делителя

3 частоты, выходы которого соединены с информационными входами коммутатора 5,. управляющие входы которого соединены с выходами блока 7, информационные входы которого соединены с выходами блока 4 управления, выход коммутатора 5 соединен с D-входами триггеров 1.

Блок 4 управления (фиг.2) содержит регистр 10 задания значений частоты следования импульсов, регистр 11 задания номера канала, первую 12 и вторую 13 группы элементов И и элемент ИЛИ 14, причем выходы регистра 10 соединены с первыми входами элементов И группы 12, вторые входы которых соединены с выходом элемента ИЛИ 14, выходы регистра 11 соединены через элементы И группы 13 с входами элемента ИЛИ 14, вторые входы элементов группы И 13 соединены с выходами блока 6.

Многоканальный формирователь серий импульсов работает следующим, образом.

На вход 9 блока 7 с блока 4 управления поступает нулевой уровень сигнала, обеспечивающий режим счи" тывания информации с блока 7 оперативной памяти, Генератор 2 импульсов формирует серко импульсов

10 (фиг,Зп), которая поступает на вход распределителя 6. Последний в свою очередь формирует на своих выходах

N неперекрывающихся серий импульсов (фиг.3,8) единичного уровня.

Один из выходов распределителя 6 подключен к входу N-разрядного делителя 3 частоты, в результате чего под воздействием импульсов единичного уровня (фиг.З 8), формируемых

20 распределителем 6, переключаются разряды N-разрядного делителя 3 частоты (фиг.3 е;и).

Импульсы единичного уровня с выходов распределителя 6 поступают

25 на адресные входы блока 7 и на С-входы соответствующих триггеров 1.1 °,1.п, подготавливая их к приему информации. При этом первому выходу распределителя 6 соответствует нулевая ячейка блока 7 оперативной памяти и первый триггер 1.1, второму выходу распределителя 6 — первая ячейка памяти блока 7 оперативной памяти и второй триггер 1.2 и т.д., т.е.

N-му выходу распределителя 6 соответствует последняя ячейка памяти блока 7 и N-,é триггер 1.п.

Единичный уровень очередного импульса выхода распределителя 6 на адресном входе блока 7 оперативной памяти выбирает и считывает его соответствующую ячейку, в которой хранится код подключаемого выхода

Н-разрядного делителя 3 частоты.

Этот код с выходов блока 7 оперативной памяти поступает на управляющие входы коммутатора 5 и подключает заданный кодом выход N-разрядного делителя частоты к D-входам триггеров 1.1,...,1.п. При этом на выходе коммутатора 5 уровень сигнала соответствует состоянию подключенного в данный момент времени выхода N-разрядного делителя 3 час" тоты (фиг.Зи).

Состояние выхода коммутатора

5 регистрируется в том из тригге3 1 ров 1.1,...1.п на С-входе которого в данный момент времени имеется единичный уровень сигнала. В момент формирования заднего фронта этого сигнала на С-входе соответствующего триггера 1 состояние сигнала выхода коммутатора 5,а следовательно, заданного выхода Н-разрядного делителя частоты, запоминается в триггере 1 и хранится там до момента очередного цикла записи в этот же триггер 1. Так как период повторения импульсов на выходах распреде« лителя 6 меньше, чем период повторения импульсов на любом из выходов

N-разрядного делителя 3 частоты, то частота изменения состояний триггеров !.1,...,1.п при перезапи184077 4 си в ннх состояний выходов Я-разрядного делителя 3 частоты равна частоте переключения соответствующих раэрядов последнего.

Управление работой коммутатора

5 осуществляется в результате подачи на его управляющие входы сигналов, закодированных в позиционном или в двоичных кодах.

Задание параметров, формируемых серий импульсов, производится прн.,помощи блока 4 управления и блока 7 оперативной памяти.Параметрами формируемых серий импульсов являются частота следования импульсов и номер выхода формирователя (номер канала).

1184077

С дихт Уя.5

Фи .Ю

ВНИИПИ Заказ 6282/54 Тираж 871 Подписное

Филиал ППП "Патент", г.Уж.-ород, ул.Проектная, 4