Умножитель частоты следования импульсов
1. УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ, содержащий управляемый делитель частоты, последовательно соединенные первый делитель частоты и счетчик, а также формирователь импульсов, первый выход которого соединен с установочным входом счетчика, при этом первый вход формирователя импульсов объединен с входом первого делителя частоты и является входом опорной частоты умножителя частоты следования импульсов , второй вход формирователя импульсов является входом сигнала умножаемой частоты умножителя частоты следования импульсов, о т л ичающийся тем, что, с целью повьшения точности умножения, в него введены блок коррекции опорной частоты, блок памяти,второй делитель частоты и элемент совпадения, входы которого соединены с соответствующими выходами второго делителя частоты, первый вход блока коррекции опорной частоты соединен с входом первого делителя частоты, синхронизируюпщй вход элемента совпадения соединен с входом второго делителя частоты, вторым входом блока коррекции опорной частоты и с выходом управляемого делителя частоты, а выход элемента совпадения соединен с счетным входом блока памяти, выход второго делителя частоты соединен с входом записи блока коррекции опорной частоты, информационный вход которого соединен с первой группой информационных выходов блока памяти, а выход - с входом управляемого делителя частоты, первый выход формирователя импульсов соединен с установочным входом первого делителя частоты, второй выход формирователя импульсов соединен с входом записи с блока памяти, первая группа информа ционных входов которого соединена ел с информационным выходом первого делителя частоты, вторая группа информационных входов которого соединена с выходом счетчика, вторая группа информационных выходов блока памяти соединена с информационным входом управляемого делителя частоты. 2. Умножитель по п, 1, отличающийся тем, что.блок кор-. эо рекции опорной частоты выполнен в D1 виде последовательно соединенных вычитающего счетчика импульсов, CD элемента ИЛИ, элемента совпадения и блока исключения импульса, при этом группа информационных входов вычитающего счетчика импульсов является информационным входом блока коррекции, опорной частоты, счетный вход вычитающего счетчика импульсов соединен с выходом элемента совпадения, вход записи вычитающего счетчика импульсов является входом записи блока коррекции опорной частоты, второй вход элемента совпадения и опорный
(19) (1) ) СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН (21) 3688800/24-09 (22) 04. 01. 84 (46) 15. 10.85. Бюл. № - 38 (72) В.Д.Остриков (53) 621.373.43(088.8) (56) Авторское свидетельство СССР
¹ 692065, кл. Н 03 В 19/00, 1976.
Авторское свидетельство СССР
¹- 997228, кл. Н 03 В 19/00, 1983. (54) (57) 1. УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕ—
ДОВАНИЯ ИМПУЛЬСОВ, содержащий управляемый делитель частоты, последовательно соединенные первый делитель частоты и счетчик, а также формирователь импульсов, первый выход кото— рого соединен с установочным входом счетчика, при этом первый вход формирователя импульсов объединен с входом первого делителя частоты и является входом опорной частоты умножителя частоты следования импульсов, второй вход формирователя импульсов является входом сигнала умножаемой частоты умножителя частоты следования импульсов, о т л ич а ю шийся тем, что, с целью повышения точности умножения, в него введены блок коррекции опорной частоты, блок памяти, второй делитель частоты и элемент совпадения, входы которого соединены с соответствующими выходами второго делителя частоты, первый вход блока коррекции опорной частоты соединен с входом первого делителя частоты, синхронизирующий вход элемента совпадения соединен с входом второго делителя частоты, вторым входом блока коррекции опорной частоты и с выхо<5))4 Н 03 В 19/00 Н 03 К 5/156 дом управляемого делителя частоты, а выход элемента совпадения соединен с счетным входом блока памяти, выход второго делителя частоты соединен с входом записи блока коррекции опорной частоты, информационный вход которого соединен с первой группой информационных выходов блока памяти, а выход — с входом управляемого делителя частоты, первый выход формирователя импульсов соединен с установочным входом первого делителя частоты, второй выход формирователя импульсов соединен с входом записи блока памяти, первая группа информационных входов которого соединена с информационным выходом первого делителя частоты, вторая группа информационных входов которого соединена с выходом счетчика, вторая группа информационных выходов блока памяти соединена с информационным входом управляемого делителя частоты.
2. Умножитель по п. 1, о т л ич а ю шийся тем, что блок кор-. рекции опорной частоты выполнен в виде последовательно соединенных вычитающего счетчика импульсов, элемента ИЛИ, элемента совпадения и блока исключения импульса, при этом группа информационных входов вычитающего счетчика импульсов является информационным входом блока коррекции опорной частоты, счетный вход вйчитающего счетчика импульсов соединен с выходом элемента совпадения, вход записи вычитающего счетчика импульсов является входом записи блока коррекции опорной частоты, второй вход элемента совпадения и опорный
1185561 лои где Т, 3(5
<Т»
ВХОД 511oi " i3P ЕМ НН!Е П(та 1() ВЧМ ii Iia
ООТ(:1, УмпOKrIT(.J!(i чаc То 1 f>f cJJÎÄ "i<-;(i i! !Я
fPtTfóëüc()B (,
;..;Ит Выч1ггГ()(ц<(!й(<".! ет .l,к <т !3мпульс 0 !3 „
:.. are; Е Т !(1ЛИ 1(1, Этп т 1: Т 1 1 СOIJffа:(C— ния О.я<3 к 1 2 !Ic i . (ют ени я li УМНОЛИ 1 Е Ь "lа< С? ГЫ CJIi,((О(1 а(3
Фо!!миро(3 ат< ль 6 1(мпул h(0 В, tf Ep 3;,!i l дель(те(!!. 4 ч",còOTüi, счетчик 5 и блок 3 памяти (тсу!цест(3ляют измерение и запоминание величины пери<Зла сигнала ум.<ожаемой а- с. i с.ты Г (3=) с точностьк, опред» lnelto!j величи! гй опорной -rite-готы .. Блок 1 корре.:— ! г () ЦИИ (J!10РНОЙ ЧаС ОТ!1 т ПР тНЛЯЕМ!.l делител.-. 2 частоты, Второй делитель 7 частоты, элемент 8 co!: аде-ния сов tecTrro C JIOI(0 3 traмяги осуцествляют формирование вь(хо;(ной частоты г, (1;) из опорной часто/ . ты !д по величи!те ранее измерен— ного периода сигнала умножаемой частоты Г„(Ej (фиг. Зч) II зада(!ного коэф<рициента умпоже(ия. Блок 1 коррекции опорной частоты совместно с упраьляемым делителем 2 частоты осу!цествляет деление or, орной и входом опорной частоты умножителя частоты следования импульсов. частоты F„ на ле!цественный коэффициент деления, При измерении нериоДа ИГНала УМНОжаЕМОй таСТОТЫ Г„(11 r:oëó Е чис.пом коэффициента деления, а второ<-- чисJIHTpл< м др<т<т!1 < знамс ()атс Ib д;тоби ра13еп,",() коэффициента деления у<травляемо(о делителя 3:!Встоты. Так к 1 I< О и <3 р и О Й ч а с т 0 т О Й т (т с у(я с! с т 1 331 я— атеей;i< J СНИЕ Т тЛЬКО;!» ЦЕЛОЕ ЧИСЛО 1нiO <т -, То .IЕЛ(!<ИЕ 1!а !3< fi(eCTHCННЫЙ 1< озффнlт il(illT j(C i:(.liltÿ ОCjjil(eС твИМО рсдстлом коррекции лыходнои настов ты 1-:,- (,-,! (<тиг. !В) . т! <<3 р р е !< 1,.11! Jf c J! p If Ir J: ч а с ГО гы ,(1ли . 3<т! <тсущестт, . :tti пню к ((; 1 . titrfI1ai 3OIi ИЗ:!ЕНСНlтЯ ГИГНПЛа УМНОii i! < (Ой:(а ст<1т! j- y п рнии!!Пс м ра Внь(м ! —,, „„,,, = „„(т 1 гдс Ä— tio>f,!ffàëütrop. значение сигнала 1 !! <т,3( умножаемои частоты Гх. Соответ<.твенно чис (о. регистров (на схеме пс показано1 блока 3 памяти j3f(I3lI(3 и =- 2 „В исхоцltoit состоянии л регистрах блока 3 памяти находится к< д помина r! ного значения периода c»: нала умножаемой частоты Г. . Ца oTñðîé Вход форм;рогателя импульсов 6 поступает сигнал умножаемой «aCТ0тЫ В ВИДЕ ПОСт(ЕДОВаТЕЛЬНОСТИ импульсов с час-.отой Г„(<риг. 3 ) <(тормир013ателем 6 импульсоВ формиру- rcÿ последовательность импульсов * Запись". "Сброс", периоды сле— ДОтэаНИЯ КотОРЫХ ОПРЕДЕЛЯЮТСЯ ФОРМУт - т 3оп c БР перно:ц сигнала умноя<аемой час готы Г ошибка дискретизации периода Тх 1185561 Импульсы "Запись" следуют на 0,5Т ранее импульсов "Сброс", где Т период следования опорной частоты . Токое формирование импульсов обеспечивает синхронность работы. На вход первого делителя 4 частоты поступают импульсы опорной частоты о, на счетный вход счетчика 5 поступают импульсы с выхода первого делителя 4 частоты (фиг.32). Число импульсов, поступивших на счетный вход счетчика 5, и число импульсов опорной частоты Г, поступивших на вход первого делителя 4 частоты, без учета переполнения 15 за период следования импульсов "Сброс" определяются из выражения Тсь "о= 49 Ф+р1 Ф где Н вЂ” число импульсов, поступивших на вход счетчика 5; 20 "4 в число импульсов, поступивших на вход первого делителя 4 частоты без учета его переполнения — коэффициент деления первого 2S делителя 4 частоты. Импульс "Запись", вырабатываемый формирователем импульсов 6, осущест— вляет передачу кодов N4 u N по первой и второй группе информационных входов блока 3 памяти в регистр текущего номера (первый) блока 3 памяти и увеличивает содержимое на единицу. Импульс "Сброс" формирователя 6 импульсов осуществляет установку нуля первого делителя 4 частоты и счетчика 5, который суммирует (фиг. Зо) число импульсов и тем самым подготавливает умножитель частоты следования импульсов для следующего измерения периода сигнала умножаемой частоты Рк, после измерения которого в регистр следующего номера (второго) блока 3 памяти записывается значение этого периода. 45 Отработка измеренных предшествующих периодов сигнала умножаемой частоты производится параллельно с измерением текущих периодов сигнала умножаемой частоты. Отработка измеренного периода .Тк осуществляется следующим образом. Если значение кода Н9 равно нулю, то на соответствующих выходах вычитающего счетчика 9 импульсов блока 1 коррекции опорной частоты присутствуют низкие потенциалы и, следовательно, на выходе элемента ИЛИ 10 — низкий потенциал, который запрещает поступление импульса на второй вход элемента 11 совпадения, на блок 12 исключения импульса и на вход вычитающего счетчика 9 импульсов. Соответственно на выход блока 1 коррекции опорной частоты поступают импульсы опорной частоты о, которые поступают далее на вход управляемого делителя 2 частоты и вырабатывают на его выходе импульсы выхода ", период следования которых определяется формулой Т„=М,М Т,, где То — период следования импульсов опорной частоты F " pн — код на информационных входах управляемого дели-. теля 2 частоты. Если значение кода М9 не равно нулю, то на соответствующем выходе вычитающего счетчика 9 импульсов присутствует высокий потенциал и соответственно на выходе элемента ИЛИ 10высокий потенциал, который разрешает прохождение импульсов с второго входа элемента 11 совпадения на блок 12 исключения импульса и на вход вычита,ющего счетчика 9 импульсов. Импульс с второго входа элемента 11 совпадения, поступивший на вход вычитающего счетчика 9 импульсов, уменьшает содержимое вычитающего счетчика 9 импульсов на единицу, а поступивший на блок 12 исключения импульсов — приводит к запрещению прохождения импульсов опорной частоты F на выход, а следующий импульс опорной частоты устанавливает нулевое состояние. Таким образом, в течение коррекции, осуществляемой по второму входу элемента 11 совпадения . импульсами с выхода управляемого делителя 2 частоты, на выход блока 1 коррекции опорной частоты поступают импульсы опорной частоты, период которых равен « Т Т ". инар при этом время коррекции опорной частоты определяется выражением Т корр 9 TZ . Период следования импульсов выхода управляемого делителя 2 частоты в этом случае равен 1 т,=и„„ т,- и„н,,+,).. Неравномерность формирования импульсов выхода управляемого делителя 2 частоты за цикл коррекции определяется формулой 1185561 67 o а г инар 2 "инр H cptl o ин 9 При условии, что отработка измеренного периода Тх происходит в пределах величиныТ„ „ = К4 Т, имеем имее в общем случае следующее зна F чение периода выходной частоты эа цикл измерения Т„ И,) хср (иар * с неравномерностью следования импульсов, равной ьТ вЂ” = — Н Тх Т„ 9 Отработка первого измеренного периода сигнала умножаемой частоты F осуществляется через(и-<)T„ „, Х периодов блоком 1 коррекции опорнои частоты и управляемым делителем 2 частоты (фиг. 2 ). Импульсы с выхода управляемого делителя 2 частоты на второй делитель 7 частоты, и при достижении в нем значения К через элемент 8 совпадения вырабатывается импульс на выходе элемента совпадения, который поступает на счетный вход блока 3 памяти, предназначенного для запоминания измеренного периода ТХ . Следующий импульс с вы— хода управляемого делителя 2 частоты осуществляет запись кодов в вычитающий счетчик 9 импульсов блока 1 коррекции опорной частоты, и умножитель частоты следования импульсов переходит на отработку следующего (второго) измеренного периода Т» . Таким образом получено значение выходной частоты F за цикл измерения. Fo k F,К, Kин<р 4 Np Тсср Fo Умножитель частоты следования импульсов позволяет получить точность умножения за цикл измерения Тх авную P Т„ ВТх Т х при этом частотный диапазон расширяется до Fo Fy ) макс 2 k 4 а значение периода выходной частоты с блоком 1 коррекции опорной частоты находится в пределах 20 где 4Т вЂ” ошибка дискретизации дт е (О,т,); <4 — коэффициент умножения. 25 Предлагаемый умножитель частоты следования импульсов позволяет повысить точность умножения частоты на величину ! ET 30 тх ьТ) Т Tv. о КЯТ вЂ” Т ТД Ь.Т К4 Т„Fy, ТХ Кроме того, в умножителе частоты следования импульсов расширен частотный диапазон устройства, снижены ограничения по девиации сигнала умножаемой частоты FÄ( 118556 1 ЯЪГ 2 Фие 3 Редактор E.Êoï÷à Заказ 6435/56 р /к д и, Составитель Н.Чеканова Техред О.Ващишина Корректор А.Тяско Тираж 871 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 Филиал ППП "Патент", г.Ужгород, ул.Проектная, 4
