Аналого-цифровой преобразователь

 

1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ , содержащий блок компараторов , выполненный на п компараторах , первые входы которого объединены с первым входом дополнительного компаратора и являются входной шиной, источник опорньк напряжений , выходы которого соответственно подключены к второму входу дополнительного компаратора и вторым входам блока компараторов, и шифратор, отличающийся тем, что, с пелью порьпиения точности , в него введены цифровой ампли .тудный анализатор, блок устранения неоднозначности кода, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент задержки и коммутатор, управляющий вход которого объединен с входом старшего разряда первой группы информационных входов коммутатора и подключен к выходу дополнительного компаратора, выходы являются выходньми шинами младших разрядов, -информационные входы младших разрядов первой группы соединены с соответствуюси ми выходами шифратора, а информационные входы второй группы с соответствующими вькодалад .младших разрядов цифрового амплитудного анализатора, вход которого является в одной шиной, прямой выход старшего разряда объединен с первым входом блока устранения неоднозначности кода, входом источника , опорных напряжений, первым входом элемента ИСКЛЮЧА

СОЮЗ СОНЕТСКИХ

СОЦИАЛИСТИЧ ЕСНИ X

РЕСПУБЛИК

„„SU„„1193808 д11Д H 03 К 1/34

1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТНЕННЬ1Й КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3663880/24-24 (22) 11.11.83 (46) 23.11.85. Бюл. У 43 (72) Л.П; Петренко (53) 681.325 (088.8) (56) Патент США Ф 361!350, кл. Н 03 К 13/02, 1971.

Авторское свидетельство СССР

9 651475, кл. Н 03 К 13/02, 1977. (54)(57) 1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий блок компараторов, выполненный на и компараторах, первые входы которого объединены с первым входом дополнительного компаратора и являются входной шиной, источник опорных напряжений, выходы которого соответственно подключены к второму входу дополнительного компаратора и вторым входам блока компараторов, и шифратор, о т л и ч а ю ш и и с я тем, что, с целью поВышения точности, в него введены цифровой амплитудный анализатор, блок устранения неоднозначности кода, элемент

ИСКЛЮЧЖОЩЕЕ ИЛИ, элемент задержки и коммутатор, управляющий вход которого объединен с входом старшего разряда первой группы информационных входов коммутатора и подключен к выходу дополнительного компаратора, выходы являются выходными шинами младших разрядов, информационные входы младших разрядов первой группы соединены с соответствующими выходами шифратора, а информационные входы второй группы— с соответствующими выходамщ младших разрядов цифрового амплитудного анализатора, вход которого является входной шиной, прямой выход старшего разряда объединен с первым входом блока устранения неоднозначности кода, входом источника, опорных напряжений, первым входом элемента ИСКПОЧА10ЩЕЕ ИЛИ и входом элемента задержки и является выходной шиной старшего разряда, а инверсный выход старшего разряда подключен к второму входу блока устранения неоднозначности кода, выходы которого соединены с соответствующими входами шифратора, а входы первой и второй групп — с соответствующими прямыми и инверсными выходами блока компараторов, при

I этом выход элемента задержки цодключен к второму входу элемента

ИСКЛОЧАЮЩЕЕ ИЛИ, выход которого соединен с третьим входом дополнительного компаратора.

2. Преобразователь по п.1, о т л и ч а ю ш и и с я тем, что источник опорных напряжений выполнен на делителе напряжения, блоке ключей и двух генераторах тока, первые выходы которых объединены и подключены к шине нулевого потенциала, а вторые выходы соединены с соответствующими первыми входами блока ключей, второй вход которого является входом источника опорных напряжений,. а выход через делитель напряжения Соединен с шиной нулевого потенциала, при этом выходы делителя напряжения являются соответствующими выходами источника опорных напряжений.

11 988()8 (:-,> -:бразова:! .пь и" и . 1, o T ,;1 .I .>ю t,!., и Ii >t 1 (-"-,, i(T< блок

УC > Бa!!ЕН ИЯ H(ОДНО Зl(ЯННО СТI< КОЛЯ

i3bt!T(::(т(Е). На "! ЭЛЕМЕН;ак 2((-1(ii!1 — I((„ перьhlp. входы которых обьединены и яв(IHK>òcH .(первым т)ходо . блока устранения неоднозначности кода, выходы котороГс яв.(яются вь>ходами элементов ?((--И.IИ- I(:. Бторь(е Бходь

KÎTOPbiX О )1-. ЕДИ!1РНЫ и Я(3ЛЯЮТСЯ !3Т(. рым !)ходом блока ус.трьиteпия неод-нозна- (ос и кода, входы первой

ГР yÏ!Ò>1 KO; >P0 I С Я133!ЯЮТСH ТРЕ Тl> ИМИ входами соответст(3уюц!{х ЗЗГ((эме!{ тс{> .- (-И>1И- ((((„пер)3 ьй -3 xo;t в то() 01

ГP П<В < Яj) ЯСЧ СЯ if()" l)P(t >" гм )3ХОДОМ

ИЗО!",)P > PIIHP 0T!(Cc!(TÑH к Бы(ilc>тиT(>ЛЬН Ой 11 1<. 3 МЕРИ I <> 1 >1!0é ТС КНИНЕ И мо)ке.- б(>)т)-. t«".Iо и . i! tttO в автobfaT){— :?" .)О (! Я)! <{Ых If){фОРМ(1: )<ОН НΠ— "3М(ЕРИТ(.:11> .(С ) t> ili>(<т)t(3 f(i ПЯ П;)Бьl >it>Н I )Нт— <);() .

Ра <))){Г . .. Pi{!!(I е) а TPÓKTÓP).à?-! .Х< м 1 а! I аэ(О) !i i ilнт>рО!. t>- с I".!! Об)>азo т

)а . с. (», »>(> -, .,- Пя ())>1! 1 .:. — Од ) Бь!г

КОМ<)<(fib?it)(I ПРО> ()С(!IOP )t)t)а ° )<>Б,>!)?тя

И "T НО){ Hb!t . P OH I!11 „.С О ОТ)3 ЕТС{(3)1Ю))(1> за l{,:,t:t. .ь? кОдo)3БР! к<,м б!,!(ЯII 1{st t я<>

ТI,IРЕ .;, .<))0!f t-,н,)х )cH 3 "ЭЯ> ()Б .",()т ) <). допо>!Нl(Г(!!1 НОГО ьом)>арэтOpа ( тато>)а (;> ин{<(>-)а г;

) ° С . ° цж> р О Б ) I: а "i 1 ?1 ""д н ьт . а н =".: I I! 3 2 T o p блок 8 KO»II({paторов» 1)ья.о)п еп):.ьтй на к омпяра т Op ax - --(, дополнит! . (Бнь(й комp(t -)а Tc p, б ->OK -, )>с J p(3!

Н 0 () > > l " -(т 0 Т?):>t)! " ) " г. I;)il

ЗЛЕ!".Е{ НТЯХ . )Б (И (.; 9 > (, ):<с<: .1 1

=, с>дев;{(к>т ) пе! н-; (1!.. (т, H(jt, ßO((I>. t. 1(Г(И

Ь)1{ф>>а, ОР 1 -> Hhl t(.J(t f)i)) ))t .> < элемс:(тях ((-I(l; (эг и (б, коь."(у f aTop

H и стО){ник 1 8 Оп эрньlх няпрягке

НИЙ ВЬ<ПО:IH(HHbi?I На ГЕтlа) ЯТОРЯХ

19 и 2() тОКа, бЛОКЕ "1 КЛЮ-(Ей И

ДЕЛИТЕ.)(Е Л Нан?РЯ)КЕ <(1{Я „!- ВЫХОДНЫЕ ({т(3)пт, ( ((е()вь(е входы блока 8 ком{, арато() ОБ О бгБЕ T!! !(>3 !{! 1 С ПЕ;) )3ЬГ! т Б едем

ПО>10 > Н?(ТСПЕ т>О< О КО>! ЯП1 > )Р ) 7 if )(0({"

П -Г(элеме».та БИ-И)(И-::1?, К аж;.Н,тй т — Ы f3X0l{ E3 TOP 0!1 1 j) t, i!fib т) (.>

5)...П вЂ” (, Яi!>!STP ) CР ЯЕ -тт:- »1>:ОS! Э."i С ОО 1 Б ({T Т!3 > b)i I(. О i! )3 С. i:

I!pеД iiP с ."Г) уюц) x:331еме!! 013 >1 И, (! i (i ",, Я т -и БХО{, I!ТО)ОЙ 1 т)У(П(>) Яl)(ЯЕТ H

Пя ТЬР т >Хо тто "1 БС ЕХ !it t Е),1)()ЕС 13УК)>(тИХ лем -;!. To! И вЂ” (П?1-II(, !!to?«". Оь каждь!Й . и Б ХО, 1(. () 13(>!. 1 руппь б:1 ) ,>с ч р,т! (-ния,i(> ) т;! >и «;(iin -г< j -.;;> «

1 Lt- ",, Э .:,П (. S{ 311ЯЕТСЯ Ю СТ)))t

Bх0,"(Ом всех I(ред)асcт Буi<)I((?fх э:i с !(-:.:-! то)3:? И-И!(И-".Å i а )(в рв).)й Бхо . ПерDO и ГРУПг(Ъ(H) т HP Т(Я Г!С CТ» (М Н

,,т: ьт)нта 2(- (>((11(- !(, )<

K)1) l(!!li>! 1 . Б ХОД)! ОЙ Г)И)1(>

>, 1«:". Оин;(ка 8, орп >ix 1{апр({ж .- Н)п. .00 I 13 (- (-1 Б )-н .:{О fI(ДК) >От Нт . К I)TQ()C).

I3X(t!3 s ;10:f:).lit!1-, Е. ) f Н ОГО К.))1! а();1 ) )! г)0!3, "iij>(> <3:lяю! т tй i>хо„ ео! ., ., -. :.,)c

,), 3 t)ЯДЬI ) <:= P,: . (> У .(:I- 11!ФО, .! а!. и(!

НЬ)х Б кодо)> (({Мут<1-, О р(: 1

КОМПаратОра . ИП(t)Оруt! 0)t )Ьт(>»Х,) д

;т ;IL II ") >1З р Я ) L)13 г<е р;) 0;{ I ) 1 (11!.!

>(< >и ); га (OP(1, t г ОГ т И)<С ){Ь! C "(;0 тт).> т с,"!3)>!(:ц:lм.i в )Iх! >!ÿ>tи tj)l((3)p(i ГO;>а 1 ) ) а:!».:Н):Затора .,::. t)i>!ХО({). Хо< утатора я <:tH)t)Ãся It!!:(>, t! t! It i!1 юи>{ьс i: Б

) (о. < ?{<(Ь) 0 э(! t;) (I)3!((t)3 I уд,; ), Ь!! с!.t!ÈH —.. OP H !I(:)1) . IO . P)) .", i3. . t t! О. !!i?i!! <. i „ Ip я!>{с I)t> . О с (a ?>юе,. (а ря )(- .)бтьодИПЕ)t Пг ()БЬБ! (ХО;.() . б:!("Ка 8»CT()I{)iI(3)f?!Я Itt ОД)(О 3)!1!". - :(0()т?.

БхсДО>! истО lника 1 . 0(!o,> lь!х "а! Iт)Я жений, первым входом элемента (it,— (т. (({) Ч)3>(>П(Е>г, И.. ПI 1 .") . !)ходом элеме и Та 1 -

З ЯДЕР>ККИ И HI3:<ЯЕ СЯ )ЗЫХОДНОй Шl нои 2 . Стар)((г . 0 разряда, (а{перс){ь.<т

BbbXOi{ СТЯР ))<31 0 () Q. )PS(Iа ЦИ<()РО>) Оl 0 г3М(!ЛИ(ДН ОГО ({II 3..)ИЗ !TOP !3 ) 110;li) (Ю {pн к I)TopOI{".т 13ХО)t, ) блока 8 Iii)!Ko> I!

К ОТО Р)Э 1 0 С О ЕЛИ)((i! hl С >О Т >t:: : С ТD У<)(t

> ми Бх )дами t!?I((),", >((т!! р. 1 1 н ) Трет ьl{

1193808 4

55 и четвертые входы — с соответствующими прямыми и инверсными вь«ходами блока 3 компараторов. Выход элемента 12 задержки подключен к второму входу элемента ИСКЛЮЧАЮ!ЦЕЕ ИЛИ

13, выход которого соединен с третьим входом дополнительного компаратора 7.

При этом вход источника 18 опорных напряжений является входом блока 21 ключей, входы которого через соответствующие генераторы 19 и 20 тока подключены к общей шине, а выход через резисторный делитель 22 напряжения соединен также с шиной нулевого потенциала. Выходы делителя 22 напряжения являются выходами источника 18.

Первые входы элементов 9-11 (на фиг.1 показан пример выполне— ния блока 8 на трех элементах

2И-ИЛИ-НЕ) объединены и являются первым входом блока 8, выходы которого являются выходами элементов

9-11, вторые входы которых объединены и являются вторым входом блока 8, входы третьей группы которого являются третьими входами соответствующих элементов 9 — 11, первый вход четвертой группы является четвертым входом элемента 9„ второй вход четвертой группы является четвертым входом элементов 10 и 11, при этом третий вход четвертой группы является пятым входом элементов 10 и 11, второй вход третьей группы блока 8 является шестым входом элемента 11, а первый вход третьей группы — шестым входом элемента 10.

АЦП работает слецующим образом.

При подаче преобразуемого аналогового сигнала -U U„ (-0 5

Др где Б — максимальная величина эталонного напряжения, на входную шину 1 он поступает на первые входы компараторов 4-6, олока 3 компараторов и первый вход дополнительного компаратора 7, на вторые входы которых с выходов источника 18 опорных напряжений поступают младшие эталонные уровни в пределах

-0,875 U< 0,5 U«(фиг.2) . В результате этого осуществляется сравнение преобразуемогр аналогового сигнала с младшими эталонными уровнями, по результатам которого определяются младшие кодовые комбина5

tS

45 ции 111 — 100 (фиг.25), которые формируются на выходе шифратора 14 после логического преобразования в блоке 8, где сформированный унитарный код на выходе блока 3 компараторов преобразуется в позиционный код, при наличии уровня логического нуля на инверсном старшем разрядном выходе цифрового амплитудного анализатора 2, а следовательно, и на втором входе блока 8. На первый вход блока 8 со старшего разрядного выхода цифрового амплитудного анализатора 2 поступает уровень логической единицы, который проходит на выходную шину.

Учитывая, что для этого интервала сигналов -U (Б с -0,5 Uщ на выходе дополнительного компаратора 7 (фиг.2h) присутствует логическая

"1", на выход коммутатора 17 подаются кодовые комбинации с выхода шифратора 14 (фиг.1«) и с выхода дополнительного ком««аратора 7, логическая 1 на выходе которого в данном случае соответствует кодовым комбинациям разряда 2 АЦП.

При подаче на вход аналоговых

c«««««aлов в диапазоне -0,375 цп, 1 „ - 0,5 Uù осуществляется срав««с «ие преобразуемого сигнала со средними эталонными уровнями, которые сформированы в цнфровом ам— плитуцном ана «изаторе 2. Полученные средние кодовые комбинации (1011—

0011) поступают через первые входы коммутатора 17 (исключением старшего разряда) на выходные шины

23 АЦП, так как в интервале

0,5 Ц, — 0,5 !1„„ (фиг.2) на выходе дополнительного компаратора 7 присутствует сигнал логического нуля, который подключает средние кодовые комбинации с выхода цифрового амплитудного анализатора 2 на выходные шины 23 АЦП.

1!ри этом для преобразуемых аналоговых сиг» алов, пропорциональных кодовым комбинациям, которые превышают половину средних кодовых комбинаций (1000), формирование старшей группы эталонных уровней осуществляется посредством смещения каждого последующего уровня группы младших эталонных уровней на величину Цщ в момент времени, когда преобразуемый аналоговый сигнал превышает средний эталонный уровень (- где С (;. Г; (С + М вЂ” (!11 — ) число средни.(эталонных уровней;

IJ{c JJo мпадппIх эт 1 "Он н»(х уровней; номер смеп„аемо::; )к((ад(не: о эталонног» . ро:зня .

ШаГ КВаl! TO(3:)!J.r(Я .

") средней группы эталонных ypnfJJ(eff, после чего осуществляется сра3впение преобразуемого аналогового си{нала со сформированными уровнямп (тап— щей группы, РассМотрим эту опе;)адик) бо.-н-.е подробно. Как только аналоговый сигнал ц превьппает нуле..зой уровень (фиг.2), сразу же на выходе старпе— го разряда цифрово{ о амплитуд.lo! с анализатора 2 появляется:{огичесим кии Э, который, пос".упая на управляющий вход ключей 21 ист:)1(1{на

18 опорных напряжений переключает генераторы 20 и 19 тока {а ((хо. е делителя 22 напряжений,. 13 результате этого на выходах делителя 2 формируются старшие этапся(ные уpclв-ни путем смещения каждо(О последун)щего уровня младших этг-(онных урсr3 ней на величину. 38)!8 (.,!!oвремен- О с :)тим ff момент

)Ip пода:(е ана:(огсвых сигналов

Г (. «;11((1,1азоне .,, ) С .-.".. - .) !!H К) (3)

:)ХС- {ЛО:Ы(З{(У ll 1 13 (ОГНЕ 13); 1): допел:fJ(тельно(О Ко;1 {аратора к (. . (г ато,)o!3 - .-б, блока 8 ком{(а-ра— та;:О() уже по;1:{ны устано{зив(п(. "ся

Эт;1.(Оя(яЫПЕ VIOOr31{JJ О,:: . „, — С,. 8 )

В -,. (з "(J,òàòå f! f вь(ходе Hoi о::ните.-(ь— но го компаратора: формируется логи1 1»

l ая: . котО))(lя 1(оступая !3

) II,. а JJJIJ(H)(I(I{{I гхОД КОммУтатоп а чс):,f. вочает его вторые входы к вы— . .o. (ым .пинам ) 3. При этoM старк(не !. );.() J3frJU комби{{ ации (1 1() 1 1 1 ) IIGc дак. (зыхояа "l oflо;{нкктедьн о го ком— па гTopH 7;: 1(и)1)аc(J{)а 14 !») J. 2 (а;:ыхо (1 ые .!!:11 (f:i 3, )о

СМЕНЫ УPO!3!f J! Jr I ВЬХОДЕ С ".Pf!IP I Раэ1)и, I а (,ифРО JJО! (амп IIIT" ;1HОГО анс

"1(- а тоp я !Iot. )(д() тв Ом:)деме!i »а

3;r" ер(кки и э;(емента )(СК"ПР3 3)0)))1:Е Ii ) (1 3 "r)op)IHpjrется б"Iокируюп(ий нмпу)I{rc, и" т((IьнО(Тт котс()О оо 13 ОCJ(OJJJ(OM

Оп,::(:деляется 3 (ементом I 2 задержки и f)ûáffðàå гся в соот(зетствии с д:(и— (О -ез(1 н )(. ью .:ер((хо; .,г(.:р(;.((-сс;:. ! (Е f, C» (1 1 Я J Jl; Ц(!1ИХ O Tf3 HAJ{ J(JJ)r H(J

1193808

Фиг 2

Заказ 7325/59

Тираж 871 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4

Составитель В. Войтов

Редактор О. Бугир Техред M.11àðoöàé Корректор М. Демчик