Преобразователь кода

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) 5)) ф Н 03 N 5/12

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPbfAO (61) 1051708 (21) 3616067/.24-24 (22) 01 ° 07.83 (4 6) 30. 11.85. Бюл. 9 44 (72) В. Г. Ручкин, О.К. Капитонов и Н.С.Ерошкин (53) 681. 325. 6 (088. 8) (56) Авторское свидетельство СССР

В 1051708, кл. Н 03 К 13/24, 02.06.82. (54).(57) ПРЕОБРАЗОВАТЕЛЬ КОДА по ,авт.св. )) 1051708 о т л и ч а ю— шийся тем, что, с целью расшире- . ния функциональных возможностей путем обеспечения преобразования биполярных двухфазных кодов без нулевого уровня меЖду битами, в него, введены два элемента И и соединенные последовательно дополнительный элемент задержки и элемент HE выход которого соединен с первыми входами элементов И, вторые входы которых подключены к выходам соответствующих согласующих каскадов, а выходы соединены с соответствующими входами элемента ИЛИ, вход дополнительного элемента задержки подключен к третьей выходной шине.

11

Изобретение относится к вычисли- тельной технике и может быть использовано в устройствах последовательной передачи информации.

Цель изобретения — расширение функциональных возможностей путем обеспечения преобразования биполярных двухфазных кодов без нулевого уровня между битами.

На фиг. 1 приведена функциональная схема преобразователя кода, на фиг. 2 — виды преобразуемых входных сигналов; на фиг. 3 — временные диаграммы работы устройства.

Преобразователь кода содержит импульсный . трансформатор 1, первый и второй согласующие каскады. 2 и 3, первый и второй элементы 4 и 5 И, первый, второй, третий и четвертый элементы 6, 7, 8 и 9 И-НЕ, первый и второй R5-триггеры 10 и 11, эле- мент 12 НЕ-ИЛИ, элемент 13 ИЛИ, элемент 14 задержки спада импульса, элемент 15 задержки импульса и элемент 16 НЕ. Входы трансформатора

1 являются входными шинами 17 и 18 устройства, а его выходы соединены с входами 19 и 20 соответствующих согласующих каскадов 2 и 3, выходы которых 2 1 и 22 подключены к первым входам элементов 4 и 5 И соответст-. венно. Выходы 23 и 24 последних со- б единены с соответствующими входами элемента 13 ИЛИ и вторымй входами соответственно элементов 6 и 9 И-НЕ и элементов 7 .и 8 И-НЕ. Выходы 25 и 26 элементов 6 и 7 И-НЕ подключены к 5 -входам соответствующих k5 -триггеров 10 и 11. Инверсные выходы 27 и 28 первого и второго RB-триггеров

10 и 11 соединены с первыми входами элементов 7 и 6 И-НЕ соответственно, а прямые выходы этих триггеров подключены к первым входам соответственно элементов 8 и 9 И-НЕ и к соответствующим выходным шинам 29 и 30. Выходы 31 и 32 элементов 8 и 9 И-НЕ соединены с входами элемента 12

НЕ-ИЛИ, выход которого подключен к третьей выходной шине 33 и соединенным последовательно элементам 15 и

16. Выход 34 последнего подключен к вторым входам элементов 4 и 5 И. Выход 35 элемента 14 соединен с R -входами R5-триггеров 10 и 11, а его вход — с выходом элемента 13 ИЛИ.

Преобразователь кодов позволяет преобразовывать в двоичный код бипо35

55 мирует на выходе 21 согласующего каскада 2 импульсный сигнал положительной полярности, соответствующий

"1", который через элементы 4 И, 13 ИЛИ и 14 задержки спада импульса поступает на R -входы 116-триггеров

10 и 11. Одновременно импульсный сигнал "1", пройдя через элементы

6 И-НЕ, преобразуется в импульсный сигнал "О", который поступает на

5-вход RG -òðèããåðà 10 н изменяет его. состояние на противоположное.

Уровень " 1", сформированный на пряMoM o e RS-триггера 10, поступает на вход элемента 8 И-НЕ и первую выходную шину 29 прямого кода данных. С инверсного выхода 27 RG -триггера 10 сигнал "0" поступает на вход элемента 7 И-НЕ. Спад импульсного сигнала 1, поступающего с выхода 21 согласующего каскада 2 на R -входы R5-триггеров 10 и 11, будет задержан элементом 14 задержки спада импульса, что обеспечивает поддержание RS-триггера 10 в состоянии " 1", если между спадом этого импульсного сигнала и фронтом положительного импульса сигнала, сфор95450 . лярные двухфазные коды как имеющие интервал нулевого уровня между битами (фиг.2а), так и не содержащие его (фиг.2б), благодаря формированию .

5 признака окончания периода передачи бита информации. По этому признаку преобразователь кода устанавливается в исходное состояние перед приемом очередного бита информации. Благода10 ря отсутствию необходимости во временном интервале нулевого уровня можно повысить, скорость передачи информации.

Преобразователь кода в случае

15 подачи на него биполярного двухфазного кода без нулевого уровня между битами (рис.2б) работает следующим образом (фиг.3).

При отсутствии на первой и второй входных шинах 17 и 18, биполярных двухфазных сигналов на выходах 21 и 22 согласующих каскадов 2 и 3 устанавливается сигнал "0"; который через элементы 4 и 5 И и 13 ИЛИ и элемент 14 задержки спада импульса поступает на 1(-входы Йб-триггеров

10 и 11. На выходных шинах 29, 30 н 33 устанавливается сигнал "0".

В этом случае первый однополярный импульс на входных .шинах 17 и 18 формированного из второго однополярного импульса входного сигнала на выходе 22 согласующего каскада 3, возникает временный интервал, вызы-, ваемый различием в импульсных характеристиках.согласующих каскадов

2и3.

Положительный импульсный сигнал, сформированный на выходе 22 согласующего каскада 3, через элементы

5 И, 8 И-НЕ, 12 НЕ-ИЛИ поступает на третью выходную шину 33, синхроимпульсов, а через элементы 13 ИЛИ и 14 задержки спада импульса — на

R-входы 85 -триггеров 10, 11 и удерживает триггер 10 в состоянии, установленном положительным импульсным сигналом с выхода 21 согласующего каскада 2. 86 -триггер 11 не изменяет своего состояния, так как элемент 7 И-НЕ заперт сигналом с инверсного выхода 27 Нб-триггера 10.

Одновременно импульсный сигнал

" 1" на третьей выходной шине 33 синхроимпульсов, пройдя через элементы 15 задержки и 16 НЕ, преобразуется в задержанный импульсный сигнал "0" и поступает на входы элементов 4 и 5 И. На выходе 24 элемента 5 И устанавливается сигнал

"0", формирующий после прохождения через элементы 8 И-НЕ, 12 HE-ИЛИ задний фронт синхроимпульса на третьей выходной шине 33. Кроме того, сигнал "0" с выхода 24 элемента 5 И поступает на вход элемента

13 ИЛИ и через временной интервал, определяемый элементом 14 задержки спада импульса, поступает на К -входы R5-триггеров 10 и 11, устанавливая их в исходное состояние. На первой выходной шине 29 прямого кода данных устанавливается сиг" нал "0".

Сигнал "0" на выходе 34 элемента

16 НЕ обеспечивает исходное состояние преобразователя кода в конце

35 где Т

<о — период передачи бита информации, — время задержки элемента 15; — минимальная длительность импульса, обеспечивающего установку в,"1" RG-триггеров 10 и 11, — время задержки спада импульса на элементе 14; — минимальная длительность импульса, обеспечивающего установку в "0" RS -триггеров 10 11.

195450 1 периода текущего и в начале периода очередного битов информации.

tr u

По окончании действия сигнала 0 на выходе 34 элемента 16 НЕ работа преобразователя кода аналогична работе его при поступлении на первую и вторую входные шины 17 и 18 биполярного сигнала, соответствующего

"0", только в этом случае переклю-!

О чается RB триггер 11, а импульс информации формируетсяна второйвыхо. дной шине30 инверсногокода данных.

В случае, когда на вход преобразователя подается сигнал, содержащий

1 нулевые уровни между битами (фиг.2а), признак окончания бита информации может формироваться без участия элементов 15 и 16 за счет формы самого входного сигнала (пунктир на

2р диаграммах 19 и 20 фиг.3), если сигнал "0" на выходе 34 элемента

16 НЕ (обведен кружком на диаграмме

34 фиг.3) появляется позже, чем задний фронт синхроимпульса данного

25 бита информации (пунктир на диаграмме 22 фиг 3)

Для. устойчивой работы преобразователя кода в случае подачи на него сигнала без интервала нулевого уровня

3О (фиг.2б), необходимо выполнить следующие условия:

Т Т—

4 2 б и о

1195450

Ф4РОВЧУ1/0Я

Синкроуррлульс

Ф

I - е

3 6 ф ф ф фу % с Зк

%э ф

0 Ф п, вд о а

zs гк

27 гю

Составитель О.Ревинский

Техред M.Ïàðoùàé Корректор С.Черни

Редактор В.Ковтун

Заказ 7423/58 Тираж 871 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал НПП "Патент", г. Ужгород, ул. Проектная, 4

Преобразователь кода Преобразователь кода Преобразователь кода Преобразователь кода 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в системах управления

Изобретение относится к области систем обработки, хранения и передачи цифровых данных с возможностью обнаружения и исправления ошибок

Изобретение относится к вычислительной технике и может быть использовано в системах передачи цифровой информации

Изобретение относится к технике связи и может использоваться при разработке аппаратуры передачи цифровой информации, представленной двухинтервальными БИ, ЧМ и ФМ канальными кодами

Изобретение относится к технике связи, в частности к области кодирования цифровых сигналов, и может быть использовано в системах передачи сигналов различного назначения

Изобретение относится к области демодуляции для системы передачи данных, использующей многоуровневую модуляцию

Изобретение относится к вычислительной технике и может быть использовано в системах передачи цифровой информации

Изобретение относится к вычислительной технике и может быть использовано в системах передачи цифровой информации

Изобретение относится к вычислительной технике и может быть использовано в системах передачи цифровой информации
Наверх