Устройство обнаружения запросов прерывания высшего и низшего приоритетов

 

УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ЗАПРОСОВ ПРЕРЫВАНИЯ ВЫСШЕГО И НИЗШЕГО ПРИОРИТЕТОВ, содержащее реверсивный счетчик, триггер режима , два триггера управления записью, два элемента И-НЕ, два регистра, группы информационных входов которых соединены с группой прямых выходов реверсивного счетчика, суммирующий и вычитающий входы которого соединены соответственно с прямым и инверсным выходами триггера режима, 1-вход которого соединен с выходом первого элемента И-НЕ, отличающееся тем, что, с целью повышения надежности работы путем повышения достоверности записываемой информации , оно содержит регистр запросов, два блока элементов И, элемент ИЛИ, дешифратор и два одновибратора, причем группа входов запросов устройства соединена с группой информационных входов регистра запросов, выходы которого соединены с первыми входами первого и второго блоков элементов И, вторые входы которых соединены с выходами дешифратора, группа входов которого соединена с группой прямых выходов реверсивного счетчика и группой входов первого элемента И-НЕ, группа инверсных выходов реверсивного счетчика соединена с группой входов второго элемента И-НЕ, выход которого соединен с К-входом триггера режима, С-вход которого соединен с синхронизирующим входом устройства , выходы первого и второго блоков элементов И соединены с входами элемента ИЛИ, выход которого соединен с I-входами первого и второго триггеров управления, единичные выходы которых через соответсл ствующие одновибраторы соединены с входами управления записью соответственно первого и второго регистров, выходы которых являются соответственно выходами номеров линий низшего и высшего приоритетов , С-вход первого триггера управления соединен с прямым выходом триггера режиto ма и с К-входом второго триггера управления , С-вход которого соединен с инверсным выходом триггера режима и К-входом пер00 вого триггера управления. со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5ц4 G 06 F 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Т. .

БИ ВИ10ТРХ Ф

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

{21) 3774985/24-24 (22) 25.07.84 (46) 30.12.85. Бюл. № 48 (72) И. 3. Зинюков (53) 681.325 (088.8) (56) Авторское свидетельство СССР № 371579, кл. G 06 F 9/46, 1973.

Электроника (США) т. 52, 1979, № 14, с. 61 — 62. (54) (57) УСТРОИСТВО ДЛЯ ОБНАРУ)КЕНИЯ ЗАПРОСОВ ПРЕРЫВАНИЯ ВЪ|СШЕГО И НИЗШЕГО ПРИОРИТЕТОВ, содержащее реверсивный счетчик, триггер режима, два триггера управления записью, два элемента И-НЕ, два регистра, группы информационных входов которых соединены с группой прямых выходов реверсивного счетчика, суммирующий и вычитающий входы которого соединены соответственно с прямым и инверсным выходами триггера режима, 1-вход которого соединен с выходом первого элемента И-НЕ, отличающееся тем, что, с целью повышения надежности работы путем поВышения достоверности записываемой информации, оно содержит регистр запросов, два блока элементов И, элемент ИЛИ, дешифратор и два одновибратора, причем группа входов запросов устройства соеди„„SU„„1201839 A иена с группой информационных входов регистра запросов, выходы которого соединены с первыми входами первого и второго блоков элементов И, вторые входы которых соединены с выходами дешифратора, группа входов которого соединена с группой прямых выходов реверсивного счетчика и группой входов первого элемента И-НЕ, группа инверсных выходов реверсивного счетчика соединена с группой входов второго элемента И-НЕ, выход которого соединен с К-входом триггера режима, С-вход которого соединен с синхронизирующим входом устройства, выходы первого и второго блоков элементов И соединены с входами элемента

ИЛИ, выход которого соединен с 1-входами первого и второго триггеров управления, единичные выходы которых через соответствующие одновибраторы соединены с входами управления записью соответственно первого и второго регистров, выходы которых являются соответственно выходами номеров линий низшего и высшего приоритетов, С-вход первого триггера управления соединен с прямым выходом триггера режима и с К-входом второго триггера управления, С-вход которого соединен с инверсным выходом триггера режима и К-входом первого триггера управления.

1201839

Изобретение относится к вычислительной технике и предназначено для приоритетного выбора двух сигналов из нескольких и может быть применено в многопроцессорных вычислительных системах при построении устройств прерывания программ.

Цель изобретения — повышение надежности устройства путем повышения достоверности записываемой информации.

На чертеже представлена блок-схема предлагаемого устройства.

Устройство содержит запросные входы 1, регистр 2:запросов, тактовый вход 3, триггер 4 режима, реверсивный счетчик 5, триггеры 6 и 7 управления записью, дешифратор 8, регистры 9 и 10, элементы И-НЕ 11 и 12, блоки элементов И 13 и !4, элемент

ИЛИ 15, одновибраторы 16 и 17, выходы 18 и 19.

Устройство работает следуюшим образом.

На регистр 2 по шине I поступают запросы прерывания, которые располагаются в разрядах регистра в порядке возрастания их важности. Наличие запроса в регистре прерывания инициируется логической единицей в соответствующем разряде. По шине 3 на вход синхронизации триггера 4 поступают тактирующие импульсы системы.

В начале цикла работы на прямых выходах счетчика инициируются 0000, а на инверсных выходах — 1111. Элемент 11 на выходе выдаст О, который поступит на вход триггера 4, а элемент 12 на выходе выдаст 1, которая поступит на К-вход триггера 4.

Триггер 4 переключится в единичное состояние и логическая 1 с прямого выхода триггера поступит на суммирующий вход счетчика 5, а с инверсного выхода 0 поступит к вычитающем у входу счетчика. Счетчик начнет прибавлять к своему текущему состоянию 1. После прибавления первой единицы на прямых выходах счетчика будет инициироваться 0001, а на инверсных — 1! 10. В ре- 40 зультате элемент 12 сохранит свое состояние, а элемент 11 переключится в противоположное, т.е. на I и К-входы триггера 4 будут поступать одновременно две логические 1, однако триггер 4 не изменит своего состояния, так как при такой комбинации входных сигналов триггер хранит свое состояние. На входах счетчика сохраняются значения потенциалов — счетчик продолжает счет. По достижению счетчиком на прямых выходах 1111, а на инверсных — 0000 эле- so мент 12 переключится и на его выходе будет О, который поступит на I-вход триггера 4, а элемент 1 сохранит свое состояние и на К-входе триггера будет I. При таком соотношении входных сигналов триггер переключается в нулевое состояние. С прямого выхода снимается О, а с инверсного 1. В этом случае счетчик переключается в режим вычитания вследствие того, что он своими входами связан с выходами триггера 4.

Счетчик из текущего своего состояния начинает вычитать единицу. После вычитания первой единицы на прямых выходах счетчика будет инициироваться 1110, а на инверсных — 0001. Состояние этого триггера не изменяется из-за отсутствия сигнала синхронизации. Тактирующий импульс поступит только тогда, когда счетчик достигнет

0000 на прямых выходах, что соответствует 11!1 на инверсных выходах.

Дешифратор 8, подключенный своими входами к прямому выходу счетчика 5, будет постоянно дешифрировать получаемый на прямых входах счетчика код, и на одном из

16 выходов дешифратора будет действовать логическая I, которая при последовательном счете от 0000 к 111! будет последовательно пробегать от первого выхода к последнему и после переключения счетчика на вычитание, т.е. при счете от 1111 к 0000 единица на выходе дешифратора будет пробегать от последнего выхода к первому.

Запросы прерывания с регистра 2 поступают на первые входы группы элементов 13 и 14. К вторым входам подключены выходы дешифратора. При совпадении двух единиц, поступивших с выхода дешифратора и регистра, на одном из элементов И 2 группы элементов 13 и 14 вызовет переключение данного элемента и единица с выхода данного элемента будет обнаружена схемой объединения ИЛИ 15 и передана на I-входы триггеров 6 и 7. Триггеры 6 и 7 по второму К-входу подключены: триггер 6 — к инверсному выходу триггера 4, а триггер 7— к прямому. Вход синхронизации триггера 6 тоже подключен к прямому выходу триггера 4, а триггера 7 — к инверсному выходу триггера 4. Следовательно, один из этих триггеров сработает. Если, например, счетчик считает в прямом направлении от 0000 к 1111, то значит на прямом выходе триггера 4 действует 1, а на инверсном — 0,1 поступает на К-вход триггера 7 и вход синхронизации триггера 6. На К-входе триггера 6 и входе синхронизации триггера 7 будет действовать О с инверсного выхода триггера 4. Допустим, что во втором разряде регистра 2 имеется запрос прерывания, имеющий наименьший приоритет, тогда при достижении счетчиком состояния 0010 на оба входа второго элемента И 2 поступит 1, что заставит этот элемент переключиться в противоположное состояние, т.е. на его выходе будет 1, которая обнаружится схемой

ИЛИ 15 и передастся на I-входы обоих триггеров 6 и 7. Поскольку на К-входе элемента 6 действует О, а на вход синхронизации поступает 1 с прямого выхода триггера 4, то триггер 6 переключается в единич1201839

Состав пс.Ib Г. !ономарсна

Редактор Ю. Середа Техред И. Версс Корректор М. Самборская

Заказ 809! 49

Тираж 709 I I<) тиас н)с

ВНИИПИ Государственного и< митета СССР но делам изобретений и открытий ! I 3035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4 ное состояние, а триггер 7 не сможет переключиться, так как на его входе синхронизации действует 0 с инверсного выхода триггера 4. Триггер 6 останется в единичном состоянии, поскольк любые последующие

5 импульсы с выхода схемы И.ЧИ, поступающие в течение цикла опроса, не могут повлиять на уже сработавший триггер 6. С единичного выхода триггера 6, 1 поступит на вход одновибратора 16, который выработает прямоугольный импульс, воспринимаемый на входе разрешения приема информации в регистр 10, как значение 1. Регистр 10, подключенный своими входами к выходу счетчика 10, запишет код номера линии с низшим приоритетом. Аналогично рассмотренному будет определяться код номера линии с высшим приоритетом при счете счетчика в обратном направлении, т.е. от 111! к 0000.

Устройство обнаружения запросов прерывания высшего и низшего приоритетов Устройство обнаружения запросов прерывания высшего и низшего приоритетов Устройство обнаружения запросов прерывания высшего и низшего приоритетов 

 

Похожие патенты:

Изобретение относится к области вычислительной техники и автоматического контроля и может быть использовано в устройствах прерывания программ, управления потоками данных и формирования исполнительного адреса банков данных в логических процессорах

Изобретение относится к вычислительной технике и используется в автоматических системах управления технологическими процессами

Изобретение относится к вычислительной технике

Изобретение относится к системе и способу для обеспечения возможности исполнения кода режима управления системой (SMM) во время защищенной работы в микропроцессорной системе

Изобретение относится к области вычислительной техники, в частности к системам прерывания ЭВМ

Изобретение относится к вычислительной технике, а именно к процессорам, предназначенным для работы в многозадачном режиме и содержащим аппаратные средства для автоматического переключения контекста задач и процедур

Изобретение относится к области вычислительной техники, а именно к микропроцессорам и микроконтроллерам

Изобретение относится к вычислительной технике
Наверх