Двухтактный инвертор
ДВУХТАКТНЫЙ ИНВЕРТОР, содержащий силовые транзисторы, к управляющему входу каждого из которых подключен выход .соответствующей логической схемы совпадения, к первому входу которой подключен соответствующий выход схемы управления , а к второму - блокирующий элемент, отличающийс я тем, что, с целью уменьшения потерь мощности4 блокирующий элемент выполнен в виде компаратора напряжения, измерите 1ьный вход которого связан с выходной цепью соответствующего силового транзистора. (Л
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
092 (222 (Ю 4 21 02 М 7 537
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
agpeeN35A%
13 .,, Ь (21) 3615128/24-07 (22) 08.07.83 (46) 30.12.85. Бюл. Ф 48 (72) А.В.Пронин, В.П.20ликов и А.И,Петрова (53) 62 1.314.572(088,8) (56) Авторское свидетельство СССР
Ф 521642, кл. Н 02 М 7/537, 1975.
Авторское свидетельство .СССР
У 955464, кл. Н 02 N 7/537, 1981, (54)(57) ДВУХТАКТНЫЙ ИНВЕРТОР, содержащий силовые транзисторы, к управляющему входу каждого из которых подключен выход . соответствующей логической схемы совпадения, к первому входу которой подключен соответствующий выход схемы управления, а к второму - блокирующий элемент, о т л и ч а ю щ и йс я тем, что, с целью уменьшения потерь мощности, блокирующий элемент выполнен в виде компаратора напряжения, измерительный вход которого связан с выходной цепью соответствующего силового транзистора.
1202000
Составитель А.Селезнев
Редактор М.Бандура Техред Т.Тулик Корректор В Синицкая
Заказ 8103/58 Тираж 645 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП "Патент", r Ужгород, ул. Проектная, 4
Изобретение относится к преобразовательной электротехнике к может быть использовано при проектировании вторичных источников питания.
Цель изобретения — умеиьшение потерь мощности.
На чертеже. приведена функциональная схема двухтактного инвертора выполненного по полумостовой схеме. --=--- Инверхор содержит силовые тран М;: зисторы 4 и 2, управляющие входы которых, подключены к выходам соот ветствующих,,логических схем 3 и 4 совпадений;- первые выходы которых связаны со схемой управления (не
:.1 И ( показайа), а вторые - с блокирующими элементами, выполненными в виде компараторов 5 и 6 напряжения. Измерительные входы компараторов 5 и 6 связаны с выходными цепями транзисторов 1,2 через соответствующие резистивные делители 7, 8 и 9, 10 напряжения.
Инвертор работает следующим образом.
Силовые транзисторы 1,2 коммутируются в противофазе. Пусть включен транзистор 2. При поступлении на первый вход схемы 3 совпадения логической "1" (включающий сигнал) и одновременном поступлении на первый вход схемы 4 совпадения логического
"0" начинается процесс рассасывания транзистора 2, однако на этом этапе транзистор 1 не может включиться, так как на его. силовом переходе действует как и в предшест». вующий момент полное входное напря,жение, Следовательно, не изменяется и напряжение на резистивном делителе 7, 8, выход которого подключен к управляющему входу компаратора 5.
10 На выходе комларатора 5 сохраняется логический "0", пренятствующнй прохождению через схему 3 совпадения включающего импульса, По окончании процесса рассасывания транзис1S тор 2 входит в линейный режим. Напряжение на его силовом переходе начинает возрастать .
Соответственно напряжение на си20 ловом переходе. транзистора 1,,а следовательно, и на резистивном делителе начинает снижаться. При определенном значении этого напряжения компаратор 5 срабатывает. Ha его
25 выходе формируется логическая "1", позволяющая появление на выходе схемы совпадения импульса, включающего транзистор 1, уже после полного запирания транзистора 2. Через 11 половину периода задержку очередного включения транзистора 2 обесю печивает компаратор б и резистивкый делитель 9, 10.