Аналого-цифровой преобразователь

 

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ , содержащий блок компараторор, первьпЧ вход которого является входной шиной, вторые входы подключены к соответствующим выходам первого формирователя опорных напряжений, а выходы - к соответствующим входам шифратора, сдвоенный компаратор, выход которого соединен с первым входом элемента И, отличающийс я тем, что,с целью расширения динамического диапазона преобразуемых сигналов, в него введены генератор тока, ключ, коммутатор, второй формирователь опорных напряжений и цифровой амплитудный анализатор, первый вход которого объединен с первым входом сдвоенного компаратора и является входной шиной, а вторые входы .соединены с соответствую1Ц11ми первыми выходами второго формирователя опорньк напряжений, второй и третий выходы которого соответственно подключены к второму и третьему входам сдвоенного компаратора, выход которого соединен с управляющим входом коммутатора , выходы которого являются соответствующими выходными шинами младших разрядов, первые информационные входы подключены к соответствующим прямым выходам цифрового амплитудного анализатора, вторые информационные входы, кроме входа старшес го разряда,:- к соответствующим б выходам шифратора, а второй информа (Л ционньй вход старшего разряда - к выходу элемента И, второй вход которого является выходной шиной старшего разряда и соединен с инверсным выходом старшего разряда цифрового амплитудного анализатора,прямой выход старto шего разряда которого подключен к первому входу ключа, второй вход которого to через генератор тока соединен с шиной нулевого потенциала, а выход о подключен к входу первого формироваСП теля опорных напряжешп. ел

СОЮЗ СОВЕТСКИХ

СОЦИЛЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1202055

У11 Н 03 И 1/34

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

®СЕ(Я,",, Q A q

" .. г !

З з

ГОСУДЛРСТВЕННЫЙ КОМИТЕТ СССР по деллм изОБРетений и ОтнРытий (21) 3638698/24-24 (22) 31.08 ° 83 (46) 30. 12.85. Бюл. Р 48 (72) Л.П. Петренко (53) 681, 335(088. 8) (56) Патент США Ф 3142056, кл. 340-347, 1964.

Авторское свидетельство СССР

У 651475, кл. H 03 К 13/02, 1977. (54)(57) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий блок компараторов, первый вход которого является входной шиной, вторые входы подключены к соответствующим выходам первого формирователя опорных напряжений, а выходы — к соответствующим входам шифратора, сдвоенный компаратор, выход которого соединен с первым входом элемента И, о т л и ч а ю щ и йс я тем, 1то,с целью расширения динамического диапазона преобразуемых сигналов, в него введены генератор тока, ключ, коммутатор, второй формирователь опорных напряжений и цифровой амплитудный анализатор, пер. вый вход которого объединен с первым входом сдвоенного компаратора и является входной шиной, а вторые входы,соединены с соответствующими первыми выходами второго формирователя опорных напряжений, второй и третий выходы которого соответственно подключены к второму и третьему входам сдвоенного компаратора, выход которого соединен с управляющим входом коммутатора, выходы которого являются соответствующими выходными шинами младших разрядов, первые информационные входы подключены к соответствующим прямым выходам цифрового амплитудного анализатора, вторые информационные входы, кроме входа старшего разряда,: — к соответствующим Ф е выходам шифратора, а второй информа- ционный вход старшего разряда — к выходу элемента И, второй вход которого является выходной шиной старшего разряда и соединен с инверсным выходом старшего разряда цифрового амплитудного анализатора, прямой выход старmего разряда которого подключен к перво- Ь му входу ключа, второй вход которого {, 1 через генератор тока соединен с ши- Я ной нулевого потенциала, а выход Ю подключен к входу первого формирова- д теля опорных напряжений. Сд

1202055

Изобретение относится к вычислительной и измерительной технике и может быть использовано при преобразовании изменяющихся сигналов в двоичный код.

Целью изобретения является расширение динамического диапазона преоб— разуемых сигналов за счет смещения эталонных уровней младших разрядов.

Па фиг. 1 приведена структурная ! схема аналого-цифрового преобразователя; на фиг. 2 — кодовые комбинации на примере формирования четырех двоичных разрядов.

Аналого-цифровой преобразователь (Al(II) содержит входную шину 1, цифровой амплитудный анализатор 2, сдвоенный компаратор 3, блок 4 компараторов, первый" формирователь 5 и второй формирователь 6 опорных напряжений, генератор тока 7, ключ 8, шифратор 9, элемент 10 И, коммутатор, 11 и выходные шины 12.

Первый вход блока 4 является входной шиной 1, вторые входы подключены к соответствующим выходам первого формирователя 5, а выходы— к соответствующим входам шифратора 9. Выход сдвоенного компаратора

3 соединен с первым входом элемента И 10, первый вход цифрового амплитудного анализатора 2 объединен с первым входом сдвоенного компаратора 3 и является входной шиной 1, а вторые входы соединены с соответствующими первыми выходами второго формирователя 6, второй и третий выходы которого соответственно подключены к второму и третьему входам сдвоенного компаратора 3, выход которого соединен с управляющим входом коммутатора 11, выходы которого являются соответствующими выходными шинами 12 младших разрядов, первые информационные входы подключены к соответствующим прямым выходаи цифрового амплитудного анализатора 2 вторые информационные входы, кроме входа старшего разряда, — к соответствующим выходал шифратора 9, а второй информационный вход старшего разряда — к выходу элемента И 10, второй еход которого является выходной шиной старшего разряда и соединен с инверсным выходом старшего разряда цифрового амплитудного анализатора 2, прямой

55 выход старшего разряда которого подключен к первому входу ключа 8 второй вход которого через генератор тока 7 соединен с шиной нулевого потенциала„ а выход подключен к входу. первого формирователя 5.

Работа АЦП заключается в следующем.

8 исходном состоянии на выходе первого формирователя 5 опорных напряжений посредством внутреннего генератора тока формируются младшие эталонные уровни (например, 0,20,6 В, фиг. 2), которые поступают на вторые входы блока 4 компараторов. Па вторые входы цифрового амплитудного анализатора 2 подают средние эталонные уровни (1,0

2,28, фиг. 2), а на второй и третий входы сдвоенного компаратора 3 подают эталонные уровни 0,8 и 2,48 второго выходов второго формирователя 6 опорных напряжений.

При подаче напряжения 0 (U ñ1,68 на входную шину 1 оно поступает на первые входы цифрового амплитудного анализатора 2 сдвоенного компаратора 3 и блока 4, осуществляется операция сравнения преобразуемого напряжения с младшим (0,2-0,68) и средними эталонными уровнял|и (0,8 — 2,48), по результатал1 которого определяют младшие и средние кодовые комбинации.

Наприл1ер, для напряжений

0 < 0 „=-.0,88 информационный сигнал формируется на выходе блока 4 компараторов. Поскольку напряжение

U g„ (0,88, то на выходе сдвоенного компаратора 3 существует логическая "1", которая поступает на управляющий вход коммутатора 11, на выход его поступают кодовые комбинации с выхода шифратора 9 и с выхода элемента 10, на выходе которого установлен логический "0", поскольку на инверсном выходе старшего разряда цифрового амплитудного анализатора 2 (фиг. 2б) в этом случае присутствует логический "0".

В случае если напряжение Ug>, лежит в интервале 0,8-1,48, на выходе сдвоенного компаратора 3 устанавливается логический "0", который поступает на управляющий вход коммутатора 11,и на его выход поступают кодовые комбинации средних разрядов с выхода цифрового амплитудного анали1202055 затора 2, которые поступают на выход коммутатора 11 также и при изменении входного сигнала.:в интервале

0,88 Ug„ 2,4В. При этом для преобразуемых напряжений Ug„:, которые превышают половину средних кодовых комбинаций (111, фиг. 2), формируют старшие эталонные уровни путем смещения младших эталонных уровней на величину средних эталонных уровней, Эта операция реализуется следующим образом. Как только преобразуемое напряжение Ug> превысит уровень 1,6В, на инверсном выходе сразу устанавливается логическая "1", которая поступает на первый (управляемый) вход ключа 8, подающий на вход первого формирователя 5 эталонный ток, которьпЪ протекает через резистор формирователя 5 соединенный с общей шиной формирует на нем падение напряжения, равное 2,6В, которое и приводит к смещению младших эталонных .уровней на величину средних эталонных уровней, 1 при этом последовательность эталонных уровней не нарушается. Затем осуществляют сравнение преобразующего напряжения Пь„, со смеЩенными эталонными уровнями для напряжений

Ug 2,4В, по результатам которого определяют старшие кодовые комбинации (1100-1111), формирующиеся на

1О выходе шифратора 9(фиг. 2а ).При этом разряд 2 (фиг. 2а ) для интер 2. вала напряжений Ug< ) 2,4В формируется на выходе элемента И 10 путем подачи на его входы логических "1"

15 с выхода сдвоенного компаратора 3 и инверсного выхода старшего разряда цифрового амплитудного анализатора

2 (фиг. 2S ), для интервала напряжений UgÄ w 2,4В на выход коммутатора

20 2 поступают кодовые комбинации с выходов шифратора 9 и элемента И 10, поскольку на выходе сдвоенного компаратора 3 для этого интервала присутствует логическая "1".

1202055 3 р2 gy e

Составитель В. Войтов

Редактор M. Циткина Техред С.Мигунова Корректор О, Луговая

Заказ 8105/60 Тираж 871 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Филиал ППП "Патент", г. Ужгород, ул, Проектная, 4