Цифровой демодулятор дискретных сигналов

 

1. ЦИФРОВОЙ ДЕМОДУЛЯТОР ДИСКРЕТНЫХ СИГНАЛОВ, содержащий . полосовое фильтры, буферные регистры, выхода которых объединены и подключены к первому входу вычислительного блока, первый выход которого соединен с первым входом формирователя выходного сигнала, второй вход которого подключен к второму выходу вычислительного блока.и к первым входам буферных регистров, генератор тактовых импульсов, выход которого соединен с вторым входом вычислительного блока , третий вход которого подключен к основному Ъыходу блока задающих генераторов, отличающийс я тем, что, с целью повышения верности приема, в него введены аналого-цифровые преобразователи, первый и второй выходы которых подключены к вторым входам соответствующих буферных регистров, при этом выходы полосовых фильтров соединены с пер§ выми входами соответствующих квадг (О ратурных аналого-цифровых преобразователей , вторые входы которых соес динены с соответствующими дополнительными входами блока задающшс генераторов. о to о М

СОЮЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

: :-Ж(".. "- 7 r„-:,-„..

»

ОПИСАНИЕ ИЗОБРЕТЕНИ1 ":, ц

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ» (21) 3671959/24-09 (22) 08.12.83 (46) 30.12.85. Бюл. ¹ 48 (71) Новосибирский электротехнический институт связи им. Н.Д. Псурцева (72) Е.Н. Мохов (53) 621.394.62(088.8) (56) Кловский Д.Д и др. Инженерная реализация радиотехнических. схем.

М.: Связь, 1975, с. 51.

Авторское свидетельство СССР № 768001, кл. Н 04 L 27/22,19?8. (54) (57) 1. ЦИФРОВОЙ ДЕМОДУЛЯТОР

ДИСКРЕТНЫХ СИГНАЛОВ, содержащий полосовые фильтры, буферные регистры, выходы которых объединены и подключены к первому входу вычислительного блока, первый выход которого соединен с первым входом формирователя выходного сигнала, второй вход которого

/,.Я0„„1202020 A

СЮ 4 Н 04 L 27 22 подключен к второму выходу вычислительного блока и к первым входам буферных регистров, генератор тактовых импульсов, выход которого соединен с вторым входом вычислительного блока, третий вход которого подключен к основному выходу блока задающих генераторов, о т л и ч а ю щ и й— с я тем, что, с целью повышения верности приема, в него введены аналого-цифровые преобразователи, первый и второй выходы которых подключены к вторым входам соответствующих буферных регистров, при этом выходы полосовых фильтров соединены с первыми входами соответствующих квад-.. ратурных аналого-цифровых преобразователей, вторые входы которых сое.— динены с соответствующими дополнительными входами блока задающих генераторов.

1202070

2. Демодулятор по п. 1, о т л ич а ю шийся тем, что каждый квадратурный аналого-цифровой преобразователь содержит два блока выборки и хранения, два преобразователя напряжения в код формирователь сдвинутых импульсов, первый выход которого подключен к первому входу первого блока выборки и хранения и к первому входу первого преобразователя напряжения в код, второй вход которого соединен с выходом первого блока выборки и хранения, второй вход которого соединен с первым входом второго блока выборки и хранения, выход которого соединен с перИзобретение относится к радиотехнике и может быть использовано в системах передачи дискретных сообщений.

Целью изобретения является повышение верности приема.

На фиг. 1 изображена структурная электрическая схема предложенного устройства; на фиг. 2 †. то же, формирователя сдвинутых импульсов; на фиг. 3 — диаграммы, поясняющие работу цифророго демодулятора.

Цифровой демодулятор дискретных сигналов содержит блок 1 задающих генераторов, полосовые фильтры 2, квадратурные аналого-цифровые преобразователи З,.буферные регистры

4, вычислительный блок 5, генератор

6 тактовых импульсов, формирователь

7 выходного сигнала. Квадратурный аналого-цифровой преобразователь 3 содержит формирователь 8 сдвинутых импульсов, первый 9 и второй 10 блоки выборки и хранения, первый 11 и второй 12 преобразователи напряжения в код.

Вычислительный блок 5 содержит формирователь 13 сигналов управления, узел 14 памяти, арифметико-логический узел 15.

Формирователь 8 сдвинутых импульсов содержит первый 16, второй 17 и третий 18 триггеры конденсатор 19,. резистор 20. вым входом второго преобразователя напряжения в код, второй вход которого подключен к второму выходу формирователя сдвинутых импульсов и к второму входу второго блока выборки и хранения, первый вход которого является первым входом квадратурного аналого-цифрового преобразователя, вторым входом которого является вход формирователя сдвинутых импульсов, первым и вторым выходами квадратурного аналого-цифрового преобразователя являются выходы соот— ветственно первого и второго преобразователей напряжения в код.

Демодулятор работает следующим образомм.

Частота импульсов, подводимых с выхода блока 1 задающих генераторов к рассматриваемому каналу, и частота настройки полосового фильтра 2 соответствуют ожидаемому значению частоты принимаемого сигнала

Ианипулированный сигнал, имею10 щий частоту,, подводится к входу демодулятора и проходит через полосовой фильтр 2, который предназначен для ослабления действия -помех.

Диаграммы {фиг. 3 а и 6) иллюстриру15 ют сигнал амплитудной телеграфии {AT) на входе и выходе полосового фильтра 2 соответственно. Несмотря на действие помех, сигнал на выходе полосового фильтра 2 имеет квазигар20 ионический характер.

В квадратурном аналого-цифровом преобразователе 3 производится преобразование напряжения отсчетов кваэи гармонического сигнала в двоичный код. На двух его выходах возникают две последовательности двоичных чи-.... сел, имеющих одинаковый период, соответствующий частоте, и отличающихся взятием отсчетов со сдвигом

ЗО на 1/4 этого периода. Диаграммы (фиг. 3 8 и ъ ) иллюстрируют моменты взятия отсчетов для получения крадратурного преобразования квазигарманического напряжения в код. Благолена задержкой в полосовом фильтре

2 и временем обработки в вычислительном блоке 5. После принятия решения работа вычислительного блока 5 может продолжаться для выполнения менее срочных и вспомогательных операций обработки.

Формирователь 8 сдвинутых импульсов позволяет из последовательности импульсов с частотой или кратной ей получить две последовательности с частотой, отличающие ся между собой сдвигом на 1/4 периода частоты f, (фиг. 3 в и 1).

Блоки 9 и 10 выборки хранения являются аналоговыми элементами памяти. Они сохраняют на выходе значение напряжения, существовавшее на их входе в момент поступления импульса. Одновременно импульс запускает преобразователи

11 и 12 напряжения в код, для правильной работы которых необходимо постоянство напряжения на их входах в процессе преобразования. Для этого и необходимы блоки 9 и 10 выборки и хранения. По окончании процесса преобразования блока 9 и lO выборки ихранения возвращаются в режим слежения за входным сигналом,а полученное на выходе преобразователей 11 и 12 напряжения в код цифровое значение записывается в буферные регистры 4.

Аналогичным образом производится обработка одиночного сигнала фазовой телеграфии (ФТ) или частотной телеграфии (ЧТ) с малой девиацией. .При приеме сигналов, приходящих по нескольким каналам, используются несколько полосовых фильтров 2 и соответствующее число квадратурных аналого-цифровых преобразователей

3 и пар буферных регистров 4. При приеме ЧТ методом двух AT, двойной частотной телеграфии (ДЧТ) многочастотных и многоканальных сигналов входы нескольких каналов могут объединяться и подключаться к одному приемнику, не указанному на фиг. 1. Очередность ввода информации из буферных регистров 4 в вычислительный блок 5, последовательность выполнения отдельных операций обработки и очередность обработки каналов устанавливаются программой, заложенной в программную память формирователя

13 сигналов управления вычислительного блока 5. Команды управления, 55

1202070 даря сдвигу на четверть периода получаемые на двух выходах двоичные числа дают эквивалентное комплексное цифровое представление сигнала. По завершении преобразования каждого

5 отсчета происходит запись двоичного числа в буферный регистр 4. Применение буферных регистров 4 упрощает управление работой вычислительным блоком 5, так как у квадратурного аналого-цифрового преобразователя 3 имеются периоды, когда к нему обращаться нельзя, а в буферных регистрах 4 информация существует всегда, регулярно обновляется, и ввести ее в вычислительный блок 5 можно в любой момент. . Генератор 6 тактовых импульсов выдает на выходе последовательность тактовых импульсов (фиг. 3 д) кото20 рая по фазе соответствует максимумам или минимумам амплитуды сигнала на выходе полосового фильтра

2, т.е. наиболее благоприятным моментам для принятия решения о переданном сигнале. Каждый тактовый импульс инициирует цикл обработки сигнала в вычислительном блоке 5. Эти циклы условно показаны на фиг. 3 е .. .Цикл обработки начинается с ввода в вычислительный блок 5 квадратурных

30 цифровых отсчетов, хранящихся в этот момент в буферных регистрах 4.

Для этого с выхода вычислительного блока 5 на входы буферных регистров 4 поочередно поступают команды управления. Для отсчета обрабаты1 ваются по заложенному в программу работы вычислительного блока 5 алгоритму; соответствующему виду манипуляции принимаемого сигнала и специфике условий приема. В результате принимается решение о переданном элементе сигнала.

Полученное решение существует на первом выходе вычислительного блока 5 кратковременно и действует на первый вход формирователя 7 выход-. ного сигнала. Одновременно с второ1 о выхода вычислительного блока 5 . на второй вход формирователя 7 выходного сигнала поступает команда управления (фиг. 3 к ), разрешающая. запись в формирователь 7 выходного сигнала.

На выходе формирователя 7 выходного сигнала импульсный сигнал приобретает вид потенциального сигнала с необходимым уровнем (фиг. 3 y).

Задержка принятого сигнала обуслов5 1202070 б подаваемые от вычислительного блока на получение синхронных сигналов

5 к буферным регистрам 4, могут на выходе формирователя 7 выходного иметь вид кодовых чисел. Вывод сиг- сигнала и на своевременность ввода налов с числом состояний rn > 2 может информации из буферных регистров 4 быть организован в параллельном или в вычислительный блок 5. последовательном виде. В последнем случае используется соответственно Формирователь 8 сдвинутых импульповышенная частота тактовых импуль- сов представляет собой делитель на сов, а перевод принятого сигнала из, 4, состоящий из трех триггеров 16, параллельного в последовательный вид 10 17 и 18 со счетным входом и устано(трансформация скорости) предусмат- вочной связью через дифференцирующую ривается в программе обработки. В цепь, состоящую из конденсатора 19 вычислительном блоке 5 организуется и резистора 20, которая устраняет система приоритетов, направленная неоднозначность сдвига.

Фиг.3

ВНИИПИ Заказ 8107/61

Тираж 658 Подписное

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4