Устройство для контроля цифровых систем

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) (5)) 4 С 06 F 9/06

/ зс

ОПИСАНИЕ ИЗОБРЕТЕНИЯ/

C:

°

lesly

h3

Ю

CO

Сл

К)

)фь

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР по делАм изОБРетений и ОткРьГГий (21) 3774351/24-24 (22) 27.07.84 (46) 07.01.86. Бюл. У 1 (72) В.Г. Деткин и В.Н. Нагорный (53) 621.374(088.8) (56) Стасюкинас Ю.В. и др. Логический анализатор — сменный блок к универсальному осциллографу. — В сб.: Техника средств связи, сер. РИТ, вып. 3 (42), 1982.

Шлимович Е.М. Логические анализаторы для проверки и наладки сложных цифровых устройств и систем.

Вопросы электроники, сер. ЭВТ, вып. 4, 1982. (54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

ЦИФРОВЬ!Х СИСТЕМ, содержащее блок памяти, блок формирования тактов, блок формирования сигнала запуска, клавиатуру, блок управления, блок индикации, входы группы которого подключены к выходам блока памяти, входы первой группы которого и входы первой группы блока формирования сигнала запуска являются входами группы устройства, входы второй группы блока памяти подключены к выходам группы блока управления, первый выход которого подключен к входу блока индикации, первые входы блока формирования сигнала запуска и блока формирования тактов являются входом устройства, выходы первой группы клавиатуры подключены к входам второй группы блока формирования сигнала запуска, выходы которого подключены к входам группы .блока формирования тактов, первый выход которого подключен к первому входу блока управления, второй выход которого подключен к третьему входу блока формирования тактов, о т л и ч аю щ е е с я тем, что, с целью расширения области применения путем обеспечения возможности контроля динамических характеристик цифровых систем, оно содержит блок сравнения, триггер, счетчик, элемент ИЛИ, э)цемент И, первый вход которого и первый вход элемента ИЛИ подключены к выходу триггера, первый вход которого подключен к выходу блока сравнения, входы первой группы которого подключен к выходам счетчика, первый вход которого подключен к выходу элемента ИЛИ, вторые входы элемента ИЛИ, триггера, блока формирования тактов, блока форми рования сигнала запуска и блока управления подклочены к выходу клавиатуры, второй вход элемента И подключен к второму выходу блока формирования тактов, третий выход которого подключен к третьему входу элемента ИЛИ, третий вход триггера подключен к четвертому выходу блока формирования тактов, третий вход блока управления, второй вход счетчика, входы блока сравнения и блока памяти подключены к выходу элемента

И, входы второй группы блока сравнения подключены к выходам второй группы клавиатуры.

1 12

Изобретение относится к автоматике и вычислительной технике и может быть использовано для проверки и наладки сложных цифровых устройств и систем.

Цель изобретения — расширение области применения путем обеспечения возможности контроля динамических характеристик цифровых систем.

На чертеже изображена блок-схема устройства.

Устройство содержит блок i ïàìÿòè, блок 2 формирования тактов, блок 3 формирования сигнала запуска, клавиатуру 4, блок 5 управления, блок 6

ы дикации, блок 7 сравнения, триггер 8, счетчик 9, элемент ИЛИ 10, эле мент И 11.

Устройство работает следующим образом.

Перед запуском необходимо подключить входы группы устройства к исследуемым точкам объекта контроля, подключить вход устройства. к тактовому выходу объекта контроля, установить с помощью клавиатуры 4 код запускающего слова, величину зоны анализа, число пропусков момента анализа, а также инициализировать сигнал сброса.

По сигналу сброcà блок 3 формирования сигнала запуска устанавливается в состояние "0", блок 2 формирования тактов — в состояние 0 счетчик 9 через элемент ИЛИ 10 — в состояние "0", триггер 8 — в состояние 1

В результате прохождения сигнала сброса потенциал через элемент

ИЛИ 10 удерживает счетчик 9 в, сброшенном состоянии, запрещая счет.

Разрешающий потенциал с выхода триггера 8 не препятствует прохождению импульсов записи через элемент 11 на вход блока 1 памяти. Сигнал с вто, рого выхода на третий вход блока 2 формирования тактов разрешает прохождение тактовых сигналов, сигнал с третьего выхода блока 2 запрещает прохождение импульсов с выхода элемента И 11.

Входная информация последовательно фиксируется в блоке памяти, при заполнении которого происходит переполнение, и запись происходит снова с первых адресов блока 1 памяти.

03524

4G

Параллельно с указанным процес" сом происходит сравнение текущей информации на предмет йыявления кода, аналогичного заданному пользователем. При появлении такого кода на выходе блока 3 под тактовые импульсы появляется импульс и при равенстве комбинации с комбинацией, набранной пользователем, формируется под тактовый импульс сигнал, поступающий на вход. блока 2 и устанавливающий последний в состояние " 1".

Данный сигнал разрешает прохождение импульсов на установочный вход триггера, снимает потенциал сброса с входа элемента ИЛИ 10, чем разрешается счет счетчика и прохождение импульсов записи с выхода элемента

И 11.

Входная информация, записываемая в блоке 1 памяти под тактовые импульсы через элемент И 11, с момента. равенства кодов начинает просчитываться в блоке 5 управления.

В момент равенства числа импульсов,, просчитанных счетчиком 9, числу, заданному пользователем, на выходе блока 7 сравнения под такт синхронизации (импульс записи) появляется сигнал, устанавливающий триггер в состоянии О", чем прерывается прохождение импульсов в блок 1 памяти через элемент И 11 (запись первой пачки) и сбрасывается счетчик через элемент ИЛИ 10. Как следствие, прекращается счет и формирование адресов записи. Такое состоя- н,ие сохраняется до тех пор, пока во входной информации снова не появится слово (код), равное набранному пользователем. При равенстве слов цикл повторяется.

Последующая упаковка информационHhlx пачек B блоке 1 памяти производится описанным выше способом до тех пор, пока число импульсов записи не будет равно половине объема блока °

Информация отражается на блоке индикации для анализ а „причем, как указано выше, в памяти имеется информация "До момента анализа (первая половина) и информация, упакованная в пачки После" момента анализа (вторая полонина).

1203524, Заказ 8418/52

Тираж 709 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Составитель В.Верховский

Редактор В.Петраш Техред А.Бойко Корректор Л.Патай

Устройство для контроля цифровых систем Устройство для контроля цифровых систем Устройство для контроля цифровых систем 

 

Похожие патенты:

Изобретение относится к способам защиты загрузки данных в устройство обработки данных

Изобретение относится к области приема распределяемого содержимого

Изобретение относится к области управления транзакциями в системе с программной транзакционной памятью

Изобретение относится к способу взаимодействия между приложением терминала интеллектуальных карт и приложением интеллектуальной карты на интеллектуальной карте, способу применения модели защиты интеллектуальной карты в терминале интеллектуальных карт и инфраструктуре терминала интеллектуальных карт для терминала интеллектуальных карт

Изобретение относится к области защиты ресурсов операционной системы

Изобретение относится к вычислительной технике, а именно к управляющим устройствам памяти, может быть использовано в системах обработки данных и является усовершенствованием известного устройства для управления памятью по авт.св
Наверх