Частотно-фазовый детектор

 

Изобретение относится к радиотехнике и может быть использовано, нагфимер, в устройствах автоподстройки частоты и фазы. Цель изобретения - расширение функциональных возможностей путем формирования .дополнительных потенциальных сигналов рассогласования в режиме частотного детектирования. Входная клемма 1 детектора соединена с С -входом 1 - триггера 2 и R-входом D -триггера 3. Входная клемма ID детектора соединена с С -входом I -триггера 3 и R - входом D-триггера 2. D -вход Р - триггера 3 соединен с инверсным выходом -триггера 2. Прямой выход D-триггера 2 соединен .с D -выходом D-триггера 8 и выходной клеммой 11 детектора. С -вход триггера 8 соединен с I -входом D -триггера 2, прямой выход - с выходной клеммой 4 детектора, а инверсный выход - с первым входом элемента И-НЕ 5, выход которого соединен с выходной клеммой б детектора, второй вход соединен с инверсным выходом D -триггера 9. Прямой выход последт его соединен с выходной клеммой 7 детектора , С -вход - с R -входом J -триггера 3, а Х -вход - с прямым выходом D -триггера 3 и выходной клеммой 12 детектора. 4 ил. (Л ю о со О) 00 сд

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК D4 Н 03 D 13/00

Яс -„" » ч о,д

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (2 1) 3729567/24-2 1 (22) 13.04.84 (46) 07.01.86. Бюл. Ф 1 (72) А.В.Колосов и И.В.Колосов (53) 62 1.374.5(088.8) (56) Авторское свидетельство СССР

Ф 936375, кл. H 03 D 13/00, 1980.

Авторское свидетельство СССР

В 985929, кл. Н 03 D 13i00, 1980. (54) ЧАСТОТНО-ФАЗОВЫЙ ДЕТЕКТОР

1 (57) Изобретение относится к радиотехнике и может быть использовано, например, в устройствах автоподстройки частоты и фазы. Цель изобретения — расширение функциональных возможностей путем формирования .дополнительных потенциальных сигналов рассогласования в режиме частотного детектирования. Входная клемма 1 детектора соединена с С -входом Т вЂ” триггера 2 и R -входом З вЂ .триггера 3.

ÄÄSUÄÄ 1203685 A

Входная клемма 10 детектора соединена с С -входом З -триггера 3 и R— входом З -триггера 2. Э -вход Ю— триггера 3 соединен с инверсным выхо. дом ) -триггера 2. Прямой выход

D-триггера 2 соединен .с Б -выходом

П-триггера 8 и выходной клеммой 11 детектора. С -вход триггера 8 соединен с R -sxopoM Э -триггера 2, прямой выход — с выходной клеммой

4 детектора, а инверсный выход — с первым входом элемента И-НЕ 5, выход которого соединен с выходной клеммой 6 детектора, второй вход соединен с инверсным выходом 3 -триг. гера 9. Прямой выход последнего соединен с выходной клеммой 7 детектора, С -вход — с R -входом Э -триггера 3, а Ю -вход — с прямым выходом 2 -триггера 3 и выходной клеммой

12 детектора. 4 ил.

1203685 с

Изобретение относится к радиотехнике и может быть использовано в устройствах автоподстройки частоты и фазы, синтезаторах частот, в устройствах цифровой обработки сигналов синхронных демодуляторах фазовой и частотной манипуляции, для индикации синфазного состояния сигналов.

Цель изобретения — расширение функциональных возможностей путем формирования дополнительных потенциальных сигналов рассогласования в режиме частотного детектирования.

На фиг. 1 изображена схема частот но-фазового детектора; на фиг, 2 - 4 временные диаграммы работы частотиофазового детектора.

Устройство содержит входную клемму 1, первый 2 -триггер 2, второй 2 -триггер 3, выходную клемму

- », элемент И-НЕ 5, выходную клемму б, выходную клемму 7, третий

2-триггер 8, четвертый > -триггер

9, входную клемму 10 и выходные клеммы 11 и 12.

Входная клемма 1 детектора соединена с 0 -входом первого ь» -Tpnrгера 2 »» Q -входом второго » -триггера 3. Входная клемма 10 соединена с С -входом второго D -- триггера

ЗН -входом первого 3 -триггера 2.

0-вход первого 1) -триггера 2 соединен с инверсным выходом второго (-триггера 3, а 3 -вход второго — триггера 3 соединен с инверсным выходом первого 2 -триггера 2. Прямой выход первого ь» -триггера 2 соединен с ) -входом третьего 2— триггера 8 и выходной клеммой 11.

C-вход третьего триггера 8 соединен с R -входом первого триггера 2, пря. мой выход — с выходной клеммой А, а инверсный — с входом элемента

И-НЕ 5, выход которого соединен с выходной клеммой 6, а второй вход соединен с инверсным выходом четвертого П -триггера 9, прямой выход которого соединен с выходной клеммой 7, С -вход — с -входом второго триггера 3, а О -вход — с прямым выходом D -триггера 3 и выходной клеммой 12.

Частотно-фазовый детектор рабогает следующим образом.

На клемму 1 поступает последовательность узких импульсов с частотой F» (фиг. 2a,), а на клемму 10 с частотой F той же длительности (фиг. 2 R), причем, например, Г»> Гд .

ЗО

Я

Р О

Предположим, что в исходном состоянии исе триггеры находятся в нулевом состоянии, тогда первый импульс частоты ь» переключает тригоe.,» 2 и единичное состоянис (фиг,2в), и котором оН находится до поступления импульса частоты ".. Импульс частоты ь поступает на вход установки и

2 ноль триггера 2 и на синхрОихОд триггера 8. Поскольку логическая единица на выходе триггера 2 исчезает с некоторой задержкой . по отношению к импульсу Г. (фиг..2 в), то триггер 8 переключается тем же импульсом частоты F в состояние логической единишь. . (Фиг. 2 ),. Означающей наличие положит» пьной частоты расстройки, т.e. -» > »=, . При этом на выходе элемент:. И-HE 5 также г Ояиляетс.я напряжение логической единицы (фиг. 2 g), означающее Отсутствие сии разного состояния. 0д— новременно напряжение логического нуля с инверсного выхода триггера

2, поступая на 2 -вход триггера 3, запрещает егс переключение и единичное состояние ймпульсами частоты

Г „ и триггер 9 перезаписывает логический ноль с выхода триггера 3 импульсом частоты Г»

Таким образом, при Г,; »-, на выходе триггера 8 состояние логической единицы подтверждается импульсами частоты Г, а логический нол:ь на выходе триггера 9 подтверждается импульсами частоть:

При Г»» F импульс частоты F,- переключает триггер 3 в состояние логической единипы (фиг, 2С), и котором он находится до прихода импульса частоты F» . Импульс частоты

F» поступает на вход установки и голь триггера 3 и HB r„ èêõðîpõî триггера 9. По кольку логическая единица на выходе триггера 3 исчезает = некоторой задержкой по ОтпоШЕНИЮ К ИМПУЛЬСУ чаСтотЬ-., -; . O триггер 9 перезаписывает логическу

=диницу триггера 3 на сьой выход (фиг,. 2»»<), Означающую иличи» =;»»ицательнОи paccTpоики, т, e„,, »- Г, jc 0 r (» - г ) при этом»»а вь — фогтс - пем иг та И-НК 5 также гоявляется нагря-жение логической единиць» (Фиг. 2)) означающей отсутствие синфазного состояния. Одновременно напряжение логического нуля с инверсного выхода триггера. 3 поступает на »-» -вход триггера 2. запрещает его переклю3 1 чение в единичное состояние импульсами частоты F и триггер 8 перезаписывает логический ноль на выходе триггера 2 импульсом частоты F г

Таким образом, при Г < Г на выходе триггера 9 состояние логической единицы подтверждается импульса— ми частоты F<, а логический нбль на выходе триггера Б — импульсами частоты Г

При равенстве входных частот

Г, когда разность фаз входных импульсных последовательностей равна нулю (фиг. 2a g ), каждая пара входных импульсов частотой F> и F подтверждает нулевое состояние триггеров 2и 3 (поскольку входные импульсы одновременно поступают на входы сброса триггеров 2 и 3) и перезаписывает логический 0" с триггеров 2 и 3 на триггеры 8 и 9.

Таким образом, триггеры 2 и 3 (фиг. 2 4, я ) и триггеры 8 и 9 (фиг. 2g ж ) в этом режиме находятся в состоянии логического нуля, а на входах элемента И-НЕ 5 имеются непрерывные уровни логических единиц, которые поступают с инверсных выходов триггеров 8 и 9,. На выходе элемента И-НЕ 5 в этом случае устанавливается непрерывный уровень логического нуля (фиг. 2 ), сигнализирующий о совпадении фаз сравниваемых частот. Выходные сигналы с клемм 4, 6 и 7 используются в режиме частотного детектирования.

При равенстве входных частот I; когда импульсы с частотой F< опережают импульсы с частотой Fz (фиг. За, Р ), первый импульс частоты Г переключает триггер 2 в единичное состояние (фиг. 33), в котором он находится до поступления импульса частоты Fz.. Импульс частоты F поступает на вход установки в ноль триггера 2. На выходе триггера 2 появляется импульсный сигнал, пропорциональный разности фаз входных сигналов (фиг. 35). На выходе триггера при этом появляется логическая "1" (фиг. 32), означающая наличие онережения по фазе импульсов частоты Г относительно импульсов частоты F, при этом на выходе элемента И-НЕ 5 также появляется напряжение логической единицы (фиг. 3g), означающей отсутствие синфазного состояния входных импульсных последовательностей. В

203685 этом режиме напряжение логического нуля с инверсног0 выхода триггера

2, поступая на ) -вход триггера 3, запрещает его переключение в единич. ное состояние импульсами частоты и триггер 9 перезаписывает ло гический ноль с выхода триггера 3 импульсами частоты Г, (фиг. Зе, k ).

При равенстве входнык частот 1 = — когда импульсы с частотой Г1 опережают по фазе импульсы с частотой F>, на выходе триггера 2 и выходной клемме 11 появляются импульсы, длительность которых пропорциональна разности фаз входных сигналов, на выходе элемента И-НЕ 5 имеется уровень логической единицы, а на выходе триггера 3 присутствует уровень логического нуля.

При равенстве входных частот Fi

= Г, когда импульсы с частотой опережают по фазе импульсы с частотой F (фиг. 4д, Р ), первый импульс частоты Г, переключает триггер 3 в единичное состояние (фиг. 4к), в котором он находится до поступления импульса частоты Г1 . Импульс частоты Г1 поступает на вход установки в ноль триггера 3 и на синхровход триггера 9. Появление импульсных сигналов на прямом выходе триггера

3 (выходная клемма 12) означает наличие опережения по фазе импульсов частоты F относительно импульсов . частоты F при этом на выходе элеЗ5 мента И-НЕ 5 также появляется напряжение логической единицы (фиг. 4 ), означающей отсутствие синфазного состояния входных импульснык последовательностей. В этом режиме напряжение логическоко нуля с инверсного выхода триггера 3, поступая на вход триггера 2, запрещает его переключение в единичное состояние импульсами частоты Ft, и триггер

45;8 перезаписывает логический ноль с выхода триггер". 2 импульсами частоты F, т.е. в этом режиме триггеры 2 и 8 постоянно находятся в нулевом состоянии (фиг. 45, g ).

Таким образом, при равенстве входных частот = F, когда им пульсы с частотой Г опережают по фазе импульсы с частотой F>, на выходе триггера 3 имеется импульсный 5 сигнал, пропорциональный разности

Э фаз входных сигналов, а на выходе элемента И-НЕ 5 имеется уровень логической единицы.

FI

И

Fg

Ф

С ,и.не

- д

0я е.

Фф

Fg

Еу г

Qg

И. ИЕ д е 49

Дд

ВНИИПИ Заказ 8429/б0 ™раж 871 Подписное

Филиал ППП "Патент", г.ужгород, ул. Проектная, 4

3 1203á85 6

Техническим преимуществом изобре- - гера, отличающийся тем, тения является расширение его функцио- что, с целью расширения функциональнальных возможностей, которое дос- ных возможностей, в него введены тигается путем использования режи- дополнительно третий и четвертый ! мов част тного и фазового детектиро- > <-тРиггеры и элемент И-НЕ, пр àì вания. При этом частотное детектиро- С-вход третьего -триггера соединен вание обеспечивается формированием с 0 -входом первого Л -триггера, дополнительных потенциальных сигна- прямой выход — с первои выходнои лов о знаке рассогласования частот. клеммой генератора, а инверсныи выИспользование дополнительной инфор- 10 ход — с первым входом эпемента с пе вым вхо ом эпемента И-НЕ мации и синфазности входных сигналов выход которого соединен с второй выв режиме фазового детектирования ходной клеммой генератора, а второй также позволяет расширить функцио- вход — с инверсным выходом четвернальные возможности устройства. того 3 -триггера, прямои выход которого соединен с третьей выходной

Ф о р м у л а и з о б р е т е н и я клеммой генератора, -вход соединен с R -входом второго П -триггера, при этом четвертая выходная клемма генератора соединена с прямым выходом первого и 2 -входом третьего 2 -триггеров, а пятая выходная клемма соединена с прямым выходом второго и 2 -входом четвертого О— триггеров.

FI F8 ЙЯ, а 0 o pr аrz