Цифровой фильтр

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (191 (11) ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (?I) 3760171/24-24 (22) 05.07.84 (46) !5.01.86. Вюл. И - 2 (71) Московский институт электронной техники (72) В.А.Колюскин (53) 68) 32(088.8) (56) Патент США М 3993890, кл. G 06 F )5/20, опублик. 1976.

Патент США Р 3777130, кл. G 06 Г 1/02, опублик. 1974. (54)(57) 1. ЦИФРОВОЙ ФИЛЬТР, содержащий ) сдвиговых регистров, блок памяти, сумматор, блок синхронизации и выходной регистр, причем информационный вход первого сдвигового регистра является входом фильтра, выход -го (=1,2,...,М вЂ” 1) сдвигопого регистра соединен с информационным входом (i+)) го сдвигового регистра, выход блока памяти соединен с первым информационным входом сумматора, выход которого соединен с информационным входом выходного регистра, выход которого соединен с вторым информационным входом сумматора и .является выходом фильтра, отличающийся тем, что, с целью повышения быстродействия в режиме перестройки фильтра, он дополнительно содержит регистр среза, шифратор, регистр адреса, регистр кода, дешифратор, элемент ИЛИ, при— чем выход 1 -го сдвигового регистра (j =l 2,..., N) соединен с информа— ционным входом j -го разряда регистра среза, установочный вход 1 -го разряда которого соединен с ) -м выходом дешифратора, вход которого (д1 < С 06 F 15/353

Ф р.1 соединен с выходом регистра кода, информационный вход которого соединен с выходом шифратора и с информационным входом регистра среза, выход которого соединен с адресным входом и:;ока памяти, выход -го разряда регистра среза соединен с j -м входом шиФратора и с ) — м входом элемента

H.tM, выход которого соединен с первым входом блока синхронизации, первый выход которого соединен с входом чтения блока памяти и тактовым входом сумматора, второй выход блока синхронизации соединен с тактовым входом регистра адреса и тактовым входом регистра кода, третий 9 выход блока синхронизации соединен с тактовым входом ) -го сдвигового регистра, тактовым входом регистра среза, тактовым входом выходного

ФЪ регистра, четвертый выход блока синхронизации соединен с входом параллельной записи первого сдвигового регистра, второй вход блока синхронизации является тактовым входом фильтра.

2. Фильтр по п. l, о т л и ч аю шийся тем, что блок синхронизации содержит ))6 -триггер, элемент НЕ, первьп, второй, третий элементы И, счетчик циклов и эле- . мент задержки, причем 8 -вход RSтриггера объединен с входом элемента НЕ и является первым входом блока, выход элемента HF. соединен с

)(--входом 05 -триггера, прямой выход которого является первым выходом блока и соединен с первым входом первого элемента И, выход которого является вторым выходом блока, выl ход второго элемента И является третьим выходом блока и соединен со счетным входом счетчика циклов, выход которого соединен с первым входом третьего элемента И, выхоД которого является четвертым выходом блока и соединен с входом элемента за(205152 держки, выход которого соединен с установочным входом счетчика циклов, инверсный выход КЯ-триггера соединен с первым входом второго элемента И, вторые входы первого, второго и третьего элементов И объединены и являются вторым входом блока.

Изобретение относится к специализированньм средствам вычислительной техники и может быть использовано для цифровой обработки сигналов, в частности, для цифровой фильтрации в различных цифровых комплексах в радиосвязи, радиолокации, радионавигации, информационно-.измерительных системах и т.п.

Цель изобретения — повыше !à бы-. стродействия при перестройке фильтра.

На фиг. 1 приведена функциональная схема нерекурсивнага цифровага фильтра на фиг. 2 — функциональная схема блока синхронизации,. в:а фиг. 3 — временные диаграычь.: рабсты циФрового фильтра.

Цифровой фильтр (фиг. 1) садер— кит N регистров сдвига :1-1.Й, регистр 2 среза, шифратор 3, регистр

4 адреса, блок 5 памяти, сумматор

6, выходной регистр 7, элемент ИЛИ 8 регистр 9 кода, дешифратор 10, блок

11 синхронизации, разряды 12 регистра 2 среза, информационные входы

13 и 14 цифравага фильтра соответственно и тактовый вхац 15 фильтра.

Блок ll (фиг. 21 содержит тактовый 15 и информационный 16 входы, первый 17, второй 18„ третий 19 и четвертый 20 выходы„ } 5 †тригг 21,. элемент НЕ 22, первый 23, второй

24 и третий 25 элементы И, счетчик

26 циклов и элемент 27 задержки.

Работа цифрового фильтра описывается апгаритмом ч(.) =,,,,1) где Y(n) — выходная выборка фильтра в п-й момент времени;

11 — число выводов из сдвигG вых регистров или числа операндов, участзующих в формировании передаточной функции3 а †:коэффициенты, обеспечивающие требуемую импульсную т характеристику или передаточную функцию фильтра;

Š— представленные в двоичном цифровом коде выборки вхацнага сигнала Х, (для . и нерекурсивнога фильтра

i=1,2,...,И для рекурсивного .=1,...,V); и задержанные выходные сигналы

У„ (K=I,2,...,1) для рв1:т курсивнога фильтра, р тт

t т;=II .

Быбарки входного сигнала а для р=-курсивнога фильтра и задержанные выборки выхацнага сигнала представлены В-разрядным (вклочая знаковый разряд) числом в дополнительном

/ коде с фиксированной запятой:

О в 1 1 )

Е„+ 7;2, (2) г

2=". где Z,,j-0.1. ..В-1 — двоичные переменные, которые могут принимать значения "0(т или

"О tt 1 ft о

Z, — значение знакового разряда.

Подставляя (2) в (1), получают алгоритм цифровой фильтрации в виде:, В-1 Н )() }=Е:о;2; (. 2 - G(;Z = 2 с ; .—

)" ) I =1 j--1 (=1

)( (<,)- („ ..". .),(3) где

3) т(",,7„...,Z„}.Ka;K;=t(j),j=(I,I,.,.(B-I,: (4)

1-t т}ифровой фильтр работает следующ.-гм образом.

4.) 3 1

Перед началом вычисления очередного П --го выходного отсчета в первый регистр сдвига 1.1 под управлением импульсов записи, показанных на фиг. 3е, вводится очередная выборка входного сигнала Х ° Импульс зап пнси новых операндов (фиг. 3e) формируется на четвертом выходе 20 блока ll управления путем пропускания импульса с тактового входа 15 через третий элемент И 25 в том случае, если счетчик 26 циклов, отсчитав В циклов, вырабатывает сигнал открывания третьего элемента И 25, Импульс с четвертого выхода 20 блока управления подается на управляющие входы параллельной записи первого регистра сдвига 1.1. Зтот же импульс с задержкой (Т/2 eiiT), где Т период тактовых импульсов (фиг. За), осуществляемой на элементе 27 задержки, обнуляет счетчик 26. цик- лов, подготавливая его к счету циклов при вычислении очередного п-ro выходного отсчета. Теперь в N регистрах сдвига 1.1-1.N находятся операнды Z Z Z, которые для рассматриваемого нерекурсивного цифрового фильтра представляют собой N последних отсчетов входного сигнала Х„,Х,„,,...,Х„ „ <.

Период вычисления одного выходного отсчета Y(n) по алгоритмам (3) и (4) в предлагаемом цифровом фильтре состоит из В циклов, границы которых показаны на фиг. 3е пунктирными вертикальными линиями.

В начале каждого из В циклов

1 5 -триггер 21 находится в нулевом состоянии (временная диаграмма на фиг. Зб). Окончание очередного цикла происходит тогда, когда на всех входах, а следовательно, и на выходе элемента ИЛИ 8 присутствует нулевой потенциал, который обнуляет 8 -триггер 21. В этом случае тактовые импульсы (фиг. За) с входа 15 проходят через второй элемент И 24 на третий выход 19 блока El (временная диаграмма на фиг. Зе). По переднему фронту этих импульсов в каждом очередном j-м (1=0 1 В-1) цикле осуществляется сдвиг вправо на один разряд содержимого выходного регистра 7.

Таким образом в соответствии с формулой (3) выполняется умноже-f ние на 2 суммы, накопленной в результате обработки предыдущих (с

205152 4 номерами меньше 1)разрядов операндов. Импульсы с третьего выхода 19 блока управления подаются также на счетный вход счетчика 26 циклов, который вырабатывает сигнал конца обработки очередной выборки после отсчета циклов В, открывая третий элемент И 25. Зтими же (фиг. Зе) импульсами осуществляется сдвиг на один разряд вправо операндов, хранящихся в регистрах сдвига 1.1—

1.N и фиксация очередного (j-го) среза операндов (Е,Z,...,Z „ $ в Nразрядном регистре 2 среза. Зафиксированйый в регистре 2 срез анализируется N входовым элементом

ИЛИ 8. При этом возможны две ситуации.

1. Все.разряды в регистре среза 2 имеют нулевые значения. Тогда на выходе элемента ИЛИ 8 присутствует нулевой уровень, R5 -триггер

21 остается в нулевом состоянии, первый элемент И 23 закрыт, второй элемент И 24 открыт. В этом случае тактовый импульс (синхроимпульс) не проходит через первый элемент И 23 .на второй выход 18 блока ll, поэтому информация с шифратора 3 в

30 регистрах адреса 4 и кода 9 не фиксируется. Блок 5 памяти и сумматорвычитатель 6 неактивиэированы, так как на первом выходе 17 блока ll (прямбй выход RS-триггера). нулевой уровень. Никаких арифметических операций цифровой фильтр в этой ситуации не выполняет. Очередной тактовый импульс снова проходит через второй элемент И 24 на третий выход 19 блока 11 и, как описано вы40 ше, выполняется следующий (j+1)-й цикл фиксации и анализа среза.

Если при выполнении j -ro цикла хотя бы один иэ триггеров 1.1.—

1.й регистра 2 среза находится в

4 единичном состоянии, то на выходе Ч входового элемента ИЛИ 8 появляет ся единичный уровень и RS-триггер устанавливается в единичное состояние, запрещая прохождение тактовых

5О импульсов через второй элемент И 24 и пропуская их через первый элемент

И 23 (временные диаграммы на фиг.Зд).

При этом в течение каждого следующего из P периодов тактовых им55 пульсов код с выхода регистра 2 среза поступает в шифратор 3, на выходе которого формируется L -разрядный код (Ь=log N) номера старшего (в вы5 1205 полняемом такте) значащего разряда среза операндов Е (i — порядковый номер разряда, его приоритет), имеюшего ненулевое значение. Разряды в регистре среза пронумерованы, например, снизу вверх и принимают значения i=!,2,...,N.

Код старшего ненулевого разряда по переднему фронту тактовых импульсов, поступающих с выхода первого !0 элемента И 23, фиксируется в регистрах. 9 кода и 4 адреса ° При этом сигналом с прямого выхода RS-триггера 21 (временная диаграмма на фиг. 36) активизируются блок 5 памяти и сумма- !5 тор-вычитатель 6. Из ячейки блока 5 памяти, адрес которой соответствует коду старшего единичного разряда среза Z считывается весовой коэффициент а;, который в сумматоре-вычи- 20 тателе 6 складывается с ранее накопленной суммой, хранимой в выходном регистре 7 (сдвиг в выходном регистре после арифметической операции не. выполняется). Таким образом,осуще- 2 ствляется операция вычисления Ф()) по формуле (4) н одновременное сложение ее с полученной в предыдущих циклах частичной суммой (3) путем сложения (без сдвига) считыва0 емой из памяти величины а;Z с содержимым выходного регистра 7.

В течение этого же такта зафиксированный в регистре кода 9 приоритетный код разряда Z. декодируется

35 в дешифраторе 10, активизированный выход которого обнуляет 1 -й триггер 12, в регистре 2 среза. Теперь

N-входовой элемент ИЛИ 8 и шифратор

3 анализируют новый код на выходе регистра 2 среза и снова возможны две ситуации: 1) на выходе элемента

ИЛИ 8 находится нулевое значение и цикл обработки среза заканчивается; 2! хотя бы один триггер (из числа имеющих приоритет меньше i) в регистре 2 среза находится в единичном состоянии. В последнем случае описанная вьппе обработка нового старшего ненулевого разряда повто50 рится. Так происходит до тех пор, пока все разряды регистра 2 среза

152 Ь не примут нулевое значение. На этом цикл обработки среза заканчивается, на выходе N-входового элемента ИЛИ 8 возникает нулевой уровень, RH-триггер 21 переключается в нулевое состояние, осуществляется очередной сдвиг в выходном регистре

7 и регистрах сдвига 1.1-1.N и новый ()+1)-й срез фиксируется в регистре 2 среза — начинается новый (j+1)-й цикл. После выполнения В циклов обработки среза вводятся и выдаются из цифрового фильтра новые отсчеты и обработка новых выборок повторяется ° !

Рекурсивный фильтр отличается от нерекурсивного только тем, что для рекурсивных фильтров N регистров сдвига 1.1 — 1 ° N разбиты на две группы из Ч и R (V+R=N) последовательно соединенных регистров. Параллельный (m-разрядный) вход первого регистра иэ второй группы R ..1 подключен к второй щ-разрядной группе выходов выходного регистра 7, которая является выходом фильтра

14, Управляющие входы параллельной записи первых регистров иэ первой и второй групп V .l и R.l объединены и соединены с четвертым выходом 20 блока управления.

Перед началом вычисления очередного и -го выходного отсчета под управлением импульсов (фиг. Зе) в первый регистр сдвига первой группы 1 .l параллельным кодом записывается очередная входная выборка Х„, а в первый регистр сдвига второй группы R . 1 — предыдущий выходной отсчет Y,, поступающий с выхода цифрового фильтра. В N регистрах сдвига находятся операнды Z,Z,..., Z„, которые представляют собой последних отсчетов входного сигнала Х„,Х„,,...,Х„,,, хранимых в регистрах первой группы, и последних отсчетов выходного сигнала Y„ Yï 22,» .. °Yè !п . xp arum rx a регистрах второй группы. Далее процесс обработки операндов Z Z,..., Zg осуществляется как описано вьппе.! 205152!

205152

Так тый е инпульед ялb триггер

Редактор Л,Пчелинская

Заказ 8586/5) Тираж 709 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

118035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал 1ПН1 "Патент", г. Ужгород, ул. Проектная, 4

С Йя мен. 2

aha 3

Юа лен l, юг р

Составитель В.Зинин

Техред О.Вашишина Корректор Г.Решетняк