Устройство поддиапазонного аналого-цифрового преобразования

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) yg 4 Н 03 M 1 / 1 4 р

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ аналого-цифрового преобразователя, выходы — к вторым входам блока памяти, вторые входы соединены с выходами коммутатора, а третий и четвертый входы являются первой и второй шинами управления соответственно, вторые входы коммутатора подключены к выходам первого сумматора, первые входы которого соединены с выходами первого аналого-цифрового преобразователя, вторые входы старших разрядов объединены и являются общей шиной, второй вход младшего разряда соединен с выходом элемента И, первый вход которо-. го подключен к первому выходу второ-, го аналого-цифрового преобразователя, 6 второй вход является третьей шиной ур1 управления, причем выходы второго сумматора соединены с входами второ- С

ro цифроаналогового преобразователя, выход которого подключен к первому Я входу аналогового ключа, второй вход которого является второй шиной управления, третий вход является входной шиной, а выход соединен с вторым входом усилителя-вычитателя, при этом первые входы второго сумматора соединены с выходами коммутатора, вторые входы старших разрядов являются общей шиной, а второй вход младшего разряда является первой шиной управления °

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНЯТИЙ (21 ) 3777471/24 — 24 (22) 23.07.84 (46) 23.01.86. Бюл. У 3 (7l) Центральная опытно-методическая экспедиция Треста "Союзгазгеофизика" (72) E.M. Митюшин (53).681.325 (088.8) (56) Авторское свидетельство СССР

748863, кл. Н 03 К 13/02, 1977.

Авторское свидетельство СССР

Р 809543, кл. Н 03 К 13/02, 1977. (54)(57)1. УСТРОЙСТВО ПОДДИАПАЗОННО—

ГО АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ, содержащее первый аналого-цифровой преобразователь, вход которого является входной шиной, усилитель-вычитатель, первый вход которого соединен с выходом первого цифроаналогового преобразователя, а выход — с входом второго аналого-цифрового преобразователя, выходы которого, кроме первого, подключены к первым входам сумматора результатов измерения, вторые входы которого соединены с выходами блока памяти, коммутатор, выходы которого соединены с входами первого цифроаналогового преобразователя и с первыми входами бпока памяти соответственно, а первые входы являются шиной эталонных кодов, причем выходы сумматора результатов измерения являются выходными шинами, о тл и ч а ю щ.е е с я тем, что, с целью увеличения разрешающей способности и повьппения точности преобразования, в него введены аналоговый ключ, элемент И, первый и второй сумматоры, второй цифроаналоговый преобразователь и вычислитель, первые входы которого подключены к выходам второго

2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что вычислитель выполнен на сумматоре, накапливающем сумматоре двух блоках памяти, первые входы которых объединены и являются первыми входами вычислителя, вторые входы блоков памяти объединены и являются вторыми входами вычис1206955 лителя, третьи входы являются треть- рыми входами сумматора, выходы котоими и четвертыми входами вычислите- рого соединены с входами накапливаюля соответственно, а выходы соеди- щего сумматора, выход которого являнены соответственно с первыми и вто- ется выходом вычислителя.

Изобретение относится к измерительной технике, в частности к устройствам для преобразования информации из аналогового вида в цифровую форму, и может быть иснользовано при построении иэмерительновычислительных комплексов.

Целью изобретения является повышение разрешающей способности и точности преобразования поддиапазонного аналого-цифрового преобразователя.

На фиг. 1 представлена функциональная схема подциапазонного аналого-цифрового преобразователя; на фиг. 2 — функциональная схема вычислителя.

Схема (фиг. 1) содержит первый аналого-цифровой преобразователь (АЦП} 1, первый сумматор 2, коммутатор 3, первый цифроаналоговый преобразователь (ЦАП) 4, второй сумматор 5, второй ЦАП 6, аналоговый ключ 7, усилитель-вычитатель 8, второй аналого-цифровой преобразователь

9, элемент И 10, вычислитель 11, блок 12 памяти, сумматор 13 результатов измерений, шина 14 входного сигнала, первая 15, вторая 16 и третья 17 шины управления.

Вычислитель 11 содержит первый

18 и второй 19 блоки памяти, сумматор 20, накапливающий сумматор 21, Устройство работает следующим образом.

Перед началом измерений устройство калибруется в двух режимах.

В режиме "Калибровка-1" на шину

16 подается сигнал, который с. помощью аналогового ключа 7 подключает выход второго ЦАП 6 на вход усилителя-вычитателя 8. Первый АЦП 1 и оба ЦАП

4 и 6 имеют Б1 разрядов. Коэффициент усиления усилителя-вычитателя 8 н;» выбран равным 2 . Опорные напряжения на первый и второй ЦАП подаются одинаковыми и равными опорному напряжению первого и второго АЦП. В режиме "Калибровка-1" на младшем разряде вторых входов второго сумматора 5 по шине 15 устанавливают сигнал логического нуля. В первом такте калибровки на входах установки эталонных кодов коммутатора 3 устанавливают код единицы. Этот код поступает на входы обоих ЦАП. На выходе первого

»О ЦАП 4 появляется напряжение первой ступени. На выходе второго ЦАП устанавливается напряжение, его первой ступени плюс напряжение смещения г

11, равное приблизительно половине

CNN пе1ной ступени ЦАП. Бсли бы оба ЦАП не имели погрешности, т.е, их ступеN,-» ни, усиленные s 2 раза, были бы равны по величине половине шкалы второго АЦП U „ /2 и имели цифровой ят-» эквивалент, равный 2, то разность этих ступеней была бы равна нулю.

Реальные ЦАП будут иметь отличающиеся по величине ступени. Причем

2 разность ll, — U, может быть как положительной, так и отрицательной.

Поэтому во второй ЦАП введено напряжение смещения 0,„

Разность выходных напряжений обон,-» их ЦАП, усиленная в 2 раза, поступает на вход второго АЦП 9, который имеют 2 разряда. На выходе вто" рого АЦП будет выставлен цифровой эквивален входного сигнала.

N-U,„=2 Eu, ° u*,„-н,) +(4N,+Nca1p

rpe U,, U, напряжение первых ступеней соответственно второго и первого ЦАП; напряжение смещения второго ЦАП; опорное напряжение;

3 1

4Н, — цифровой эквивалент разности напряжения первых ступеней обоих ЦАП;

" см — цифровой эквивалент напряжения смещения А.м.

Полученное число aN + N,„ записывается в первую ячейку памяти блока 18 памяти вычислителя ll. Во втором такте "Калибровки-1" на входы обоих ЦАП поступает код двойки. На выходе второго АЦП будет код разности вторых ступеней ЦАП и напряжение

2 смещения 4 N М „. Этот код записывают во вторую ячейку памяти блока 18. Так последовательно измеряют и записывают разности напряжений всех ступеней обоих ЦАП. В 11 -ой ячейке памяти будет число, которое можно представлять как

20

АЦП . В первом такте "Калибр-2 " цифров ой эквивалент первой ступени подается на вход накапливающего сумматора 2 1, где запоминается и с выхода которого код записывается в первую ячейку памяти блока 12. Во втором такте "Калибр-2" на выходе накапливающего сумматора будет сумма первых двух ступеней

Эти числа записываются последовательно в ячейки памяти второго блока И 19 памяти вычислителя ll. Одновременно этот результат поступает

5 .на вход сумматора 20, на другой вход которого подается код, записанный в аналогичной ячейке памяти блока

18. На выходе сумматора формируется разность этих чисел.

М -N ° N /2+ 4М ст.р т . е . цифровой эквивалент, соответ ствующий ступени первого ЦАП, с погр ешно ст ью, определяемой только вторым где Мс, — значение старшего разряда второго АЦП;

4 М„,4N — соответственно разность между идеальной ступенью

ЦАП, вторая должна соответствовать Нс, второго сир

АЦП, и реальным значением ступеней обоих ЦАП соответственно.

Если бы оба ЦАП были бы идеально линейны и коэффициент усиления уси, Н,-1 лителя 8 был бы равен 2, то очевидно, что

aN„=4N„=0, Во втором режиме калибровки "Калибровка-2" на вход младшего разряда второго сумматора 5 подается "1", а на второй вход элемента И 10 сигнал запрета. При подаче эталонных кодов на входы обоих ЦАП напряжение на выходе второго ЦАП больше напряжения на выходе первого ЦАП на величину одной, следующей по порядку, ступени ЦАП плюс напряжение смещения U . Разность этих напряжений ан больше половины шкалы второго АЦП и его старший разряд срабатывает.

Полученный код на выходе второго

АЦП равен коду соответствующей ступени второго ЦАП и его напряжения смещения

М „*hi„ /t+ 4 N Ä + N, „, 25

АЦП 9. При этом, если напряжение на входе второго АЦП превосходит половину его шкалы, т.е. старший разряд в единице, то эта единица через первый сумматор 2 увеличивает выход первого ЦАП 4 на одну ступень. Тем самым на выходе второго АЦП цифровой эквивалент входного напряжения всег50 да меньше половины его шкалы. Таким образом, осуществляется цифровая коррекция входного кода первого АЦП.

На адресные входы блока 12 память, поступает код с выхода первого сумма55

Этот результат записывается во вторую ячейку памяти блока 12 памяти.

Так, последовательно в блоке 12 па30 мяти записываются цифровые эквиваленты всех значений напряжений на выходе первого ЦАП.

В режиме измерений на вход усилителя-нычитателя подают измеряемое

З5 напряжение, а второй ЦАП отключают.

На второй вход элемента И 10 подают сигнал разрешения. Первый N, раз- рядный АЦП выдает грубый эквивалент измеряемого напряжения. Этот код по40 дается на вход первого ЦАП и в ниде напряжения смещения поступает на второй вход усилителя-вычитат еля 8.

Разность входного напряжения и напряжения с выхода первого ЦАП, усилеM 1

45 но в 2 раза, измеряется вторым

5 12О6955 6 тора 2 через коммутатор 3. Ia выходе ся с выходным кодом второго АЦП 9 в блока памяти при этом будет выставлен сумматоре 13 результатов измерений. код, соответствующий истинному цифро- Код на выходе сумматора, 13вому эквиваленту напрякения на выхо- цифровой эквивалент измеряемой де первого ЦАП 4. Этот код суммирует- величины.

Вх упр

И ф.

/киЖ

734/59 ое

ФИГ Я Филиал ППП "Патент" г.ултород, ул.Проектная, 4