Устройство для обработки сейсмической информации

 

Изобретение относится к вычислительной технике и может использоваться при поиске месторождений нефти и газа. Целью изобретения является повьшение производительности . Устройство содержит регистр ввода, четыре блока регистров , блок умножения, буферный регистр , узел памяти, регистр вывода , счетчики адреса, регистр числа операций, счетчик циклов, регистр кода операции, два счетчика текущего адреса, схему сравне ния, регистры адреса, коммутатор, счетчик числа операций, блок управления , счетчик команд, группу элементов ИЛИ, регистры данных , блок памяти, одновибратор, элементы ШШ. 3 ил. о S (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (И) (5ц 4 G 06 F 15 20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3778519/24-24 (22) 10.08.84 (46) 30.01.86. Бюл. ¹ 4 (71) Львовский ордена Ленина политехнический институт им. Ленинского комсомола (72) Н.В.Черкасский, Р.О.Антонов . и Ю.В.Кондратюк (53) 681.325.22(088.8) (56) Авторское свидетельство СССР № 744591, кл. G 06 F 15/20, 1977.

Авторское свидетельство СССР

¹ 1000766, кл. G 06 F 15/20, 198! ° (54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ СЕЙСМИЧЕСКОЙ ИНФОРМАЦИИ (57) Изобретение относится к вычислительной технике и может использоваться при поиске месторожде— ний нефти и газа. Целью изобретения является повьппение производи" тельности. Устройство содержит регистр ввода, четыре блока регистров, блок умножения, буферный регистр, узел памяти, регистр вывода, счетчики адреса, регистр числа операций, счетчик циклов, регистр кода операции, два счетчика текущего адреса, схему сравне ния, регистры адреса, коммутатор, счетчик числа операций, блок управления, счетчик команд, группу элементов ИЛИ, регистры данных, блок памяти, одновибратор, элементы ИЛИ. 3 ил.

)20856) i0 iS

Изобретение относится к вычислительной технике и может быть использовано для обработки массивов данных при поисках новых месторождений нефти и газа, Цель изобретения — повьш ение производительности устройства.

На фиг. 1 изображена функцио— нальная схема предлагаемого устройства; на фиг. 2 — схема блока управления; на фиг. 3 — схема коммутатора.

Устройство содержит регистр 1 ввода, блоки 2-4 регистров,, блок 5 умножения, буферный регистр 6, сумматор 7, блок 8 регистров, узел

9 памяти, регис гр 10 вывода, счетчики 11-13 адреса, регистр 14 числа операций, счетчик 15 числа циклов, регистр 16 кода операции, счетчики 17 и 18 текущего адреса, схему 19 сравнения, регистр 20 адреса, коммутатор 21 с выходами

21.1 — 21.9 и входом 21.10, счетчик

22 числа операций, блок 23 управления с выходами 23.1-23.12 и входами 23.13-23.15, счетчик 24 команд, группу элементов ИЛИ 25, регистр 26 данных, блок 27 памяти, регистр 28 данных, одновибратор

29, регистр 30 адреса, элементы

ИЛИ 31-33, входы 34-36, выход

37 устройства, дешифратор 38 кода операции, элемент ИЛИ 39, триггер

40, генератор 41 тактовых импульсов, триггер 42, элемент И 43, распределители 44 и 45 импульсов, элементы И 46, элементы ИЛИ 47, распределители 48 и 49 импульсов, элементы И 50 и элементы ИЛИ 51, Устройство работает следующим образом.

Перед началом работы по входу 34 из электронной вычислительной машины (3BM) через элементы ИЛИ 25 и регистр 26 загрузка блока 27 памяти устройства. Загрузка производится под управлением сигнала записи по входу 35, который через элемент

ИЛИ 31 управляет записью в регистр

26, через одновибратор 29 осуществляет запись информации в блок 27„ а через элемент ИЛИ 33 и коммутатор

21 (вход 21.10) управляет наращиванием адреса в счетчике 17 по сигналу

21.8. )адрес на блок 27 поступает со счетчика 17 адреса через регистры 20 и 30 апре< ов.

IS

2S

После окончания загрузки блока памяти устройство начинает выполнять заданный список операций: свертку, комплексное умножение масси— вов, сложение, вычитание, умножение массивов действительных чисел, взвешивание в "окне".

Формирование управляющих сигналов для обеспечения работы устройства производится в блоке 23 управления, который работает следующим образом. Через регистры 28.! и 16 на вход 23.15 поступает код операции обработки из блока 27. Этот код дешифрируется дешифратором 38 и через з1емент ИЛИ 39 устанавливает триггер 40, разрешающий сигнал с выхода которого поступает на вход элемента И 43. На другой вход элемента

И 43 поступают импульсы с генератора 41, которые проходят на входы распределителей 44 и 45. На третьем входе элемента И 43 с выхода триггера 42 все время установлен разрешающий сигнал, за исключением момента установки счетчика 15 числа циклов в нуль при окончании операции обработки (сигнал по входу 23.14)

С выхода элемента И 43 импульсная последовательность поступает на вход распределителей 44 и 45. Распределитель 44 вырабатывает восемь сдвинутых во времени импульсных последовательностей, поступающих на входы элементов И 46, а также импульсную последовательность, поступающую на коммутатор 21. Распределитель 45 вырабатывает шесть сдвинутых во времени последовательностей импульсов, поступающих на входы элементов И 46, длительность которых намного превышает длительность импульсов генератора 41. На входы ряда элементов И 46 поступает также сигнал 23.13 конца цикла вычислений с выхода схемы 19 сравнения.

С выходов элементов ИЛИ 47 поступают управляющие сигналы.

Коммутатор 21 осуществляет управление счетчиками ll — 13, 15, 17, 18, 22, 24 и регистрами 14 и 16 адресной части устройства. Схема работает следующим образом. При поступлении с блока 23 импульсной последовательности на распределитель 48 последний вырабатывает шесть сдвинутых во времени импульсных последовательностей, поступающих на

120856! входы элементов И 50. С блока 23 управления импульсы поступают также на вход распределителя 49, который вырабатывает четыре сдвинутые во времени последовательности потенциалов, поступающих на входы элементов И 50, которые вырабатывают сигналы, необходимые для формирования окончательных сигналов наращивания адресов. С выходов элементов

И 50 сигналы поступают на входы элементов ИЛИ 51, которые формируют выходные сигналы коммутатора. Для обеспечения наращивания адреса во время загрузки и выгрузки блока 27 при работе с ЭВМ в коммутатор 21 поступает с элемента ИЛИ 33 сигнал, который через элемент ИЛИ 51 и выход

21.8 осуществляет прибавление единицы в счетчике 17.

Управляющая информация считывается из блока 27 по адресам, поступающим из счетчика 24 команд.

После приема управляющей информации начинается процесс заполнения через регистры 28,1 блоков 2-4 данными, вызываемыми из блока 27, по адресам, поступающим через регистры 20 и 30. Начальные значения адресов из входных массивов пересылаются из счетчиков 11 и 12 в счетчики 17 и 18, где производится наращивание адресов на единицу. Начальные адреса входных массивов в счетчиках

11 и 12 сохраняются. Заполнение входных блоков производится путем последовательной перезаписи из регистра в регистр (сверху вниз). Процесс приема данных заканчивается при заполнении блоков 2 и 3 числами входной трассы, а блока 4 — значениями оператора, при этом первые значения данных записываются в нижние регистры блоков 3 и 4.

Выполнение операции свертки производится путем одновременного вычисления нескольких значений выходной трассы. Для простоты рассмотрения работы примем количество регистров в каждом из блоков 2-4 равным 4. Первое значение оператора из блока 4 умножается поочередно на четыре последовательных значения трассы блока 3 (информация в блоках 2 и 3 при этом не сдвигается). Четыре значения трассы, умножаемые в блоке 5 на первое значение оператора, накапливаются в блоке 8.

После этого выдается четыре результата из блока 8 через узел

9, регистр 10, элементы ИЛИ 25 и регистр 26 в блок 27 памяти, запись производится по адресам, поступающим со счетчика 13 через регистры 20 и 30. При этом в счетчик 11 добавляется единица для смещения начального положения опеПроцесс накопления осуществляется следующим образом. На один вход сумматора 7 через регистр 6 поступают произведения из блока 5, на другой его вход подаются сигналы с выхода блока 8. Сумма также записывается в блок 8, сдвигая информацию сверху вниз.

По окончании накопления первых

10 четырех произведений осуществляется сдвиг информации в блоках 2-4, в результате чего в нижних регистрах блоков 3 и 4 записываются вторые значения трассы ь оператора соответственно. Снова осуществляются четыре операции умножения-сложения — умножается второе значение оператора на четыре последовательных значения трассы из блока 3. Полученные произведения прибавляются к соответствующим значениям частичных сумм из блока 8 и сумма снова заносится в блок 8.

После выполнения шестнадцати операций умножения-сложения блоки 2 и

4 полностью освобождаются, при этом необходимо записать в них по четыре следующих значения трассы и оператора из блока 27, Затем выполняются

30 еще шестнадца1 ь операций умножениясложения и т.д.

Установленный между блоком 5 и сумматором 7 регистр 6 разделяет операции умножения и сложения, причем обе операции совершаются параллель35 но во времени. Процесс накопления четырех точек результата в блоке 8 продолжается до тех пор, пока не будет выбрано из блока 27 данное чис40 ло точек оператора, хранимое в регистре 14. В счетчик 22 добавляется единица одновременно с наращиванием адресов в счетчиках 17 и 18. Схема

19 сравнения определяет момент раJ венства заданного числа операций в

45 цикле (заданное число точек оператора) и числа (выбранных значений оператора) и выдает сигнал конца цикла вычислений.

12085á1 ратора относительно трассы. Содержимое счетчикон 11 и 12 перезаписывается в счетчики 17 и 18 и цикл повторяется сначала.

После каждой выдачи результата вычитается единица из счетчика 15, куда первоначально записано заданное число циклов. При полном обнулении счетчика 15 отрабатывается заданное число цикпон, закончена фильтрация одной трассы и устройство прекращает работу до поступления новой команды.

Выгрузка результатов в ЭВМ. проводится по выполнении всех операций над данными, загруженными н блок

27. На вход Зб поступают импульсы считывания и на выход 37 у.стройства через регистр 28 выдаются результаты н 3ВМ из блока 27 по адресам, поступающим через регистры 20 и 30 со счетчика 1 I.

На этом работа устройства заканчивается. Дальнейшая работа начинается с загрузки блока 27 памяти.

Аналогично при выполнении других операций устройство позволяет вычислять несколько значений результата при однократном считывании данных из памяти 0ВМ.

Формула изобретения

1. Устройство для обработки сейсмической информации, содержащее регистр ввода, выход которого подключен к первым информационным входам первого и второго блоков регистров и к информационным нходам первого, второго и третьего счетчиков адреса, счетчика циклов, регистра кода операции и регистра числа операций, выход которого подключен к первому входу схемы сравнения, счетные входы первого, второго и трeòüåão счетчиков адреса, первого и второго счетчиков текущего адреса, счетчика циклов, счетчика числа операций и счетчика команд соединены с соответствующими выходами коммутатора, выход разрядов счетчика числа операций соединен с вторым входом схемы сравнения, выходы разрядов первого и второго счетчиков адреса соединены соответственно с информационными входами пернпго и второго счетчикон текущег о адреса, выходы разря5

1О

gl

55 дан которых и выходы разрядов третьего счетчика адреса соединены соответственно с первым, вторым и третьим входами первого регистра адреса, выход схемы сравнения соединен с входом окончания вычислений блока управления, вход конца цикла которого соединен с выходами разрядов счетчика циклов, вход кода операции подключен к выходу регистра кода операции, выход первого блока регистров соединен со своим вторым информационным входом, с информационным входом третьего блока регистров и с первым информационным входом сумматора, выход второго блока регистров соединен со своим вторым информационным входом и с первым входом блока умножения, нторой вход которого соединен с выходом третьего блока регистров, выход блока умножения соединен с информационным входом буферного регистра, выход которого соединен с вторым информационным нходом сумматора, выход которого подключен к информационному входу четвертого блока регистров, выход которого соединен с третьим информационным входом сумматора и с информационным входом узла памяти, выход которого соединен с информационным входом регистра вывода, разрешающие входы второго и третьего блоков регистров, сумматора, четвертого блока регистров, узла памяти и вход стробирования коммутатора соединены соответственно с первым, вторым, третьим, четвертым, пятым и шестым выходами блока управления, о тл и ч а ю щ е е с я тем, что, с целью повышения производительности, в него внедены второй регистр адреса, блок памяти, первый и второй регистры данных, элементы ИЛИ, однонибратор, группа элементов ИЛИ, первые входы которых соединены соответственно с выходами разрядов регистра вывода, вторые входы соединены с информационным входом устройства, выходы элементов HJIH группы соединены с информационным входом первого регистра данных, выход которого подключен к информационному входу блока памяти, выход которого соединен с информационным входом второго регистра данных, выход которого соединен с информацион!

2085б! 8 ным входом регистра ввода и с информационным выходом устройства, первые входы первого и второго элементов ИЛИ соединены с входом разрешения записи устройства, второй вход второго элемента ИЛИ и первый вход третьего элемента ИЛИ соединены с входом разрешения считывания устройства, выход первого элемента KlIH соединен с разрешающим входом первого регистра данных и через одновибратор — с входом разрешения записи блока памяти, вторые входы первого и третьего элементов

ИЛИ соединены соответственно с седьмым и восьмым выходами блока управления, выход третьего элемента

ИЛИ соединен с разрешающим .входом второго регистра данных, выход второго элемента ИЛИ соединен с разрешающим входом второго регистра адреса и с разрешающим входом коммутатора, выходы разрядов первого регистра адреса соединены с информационным входом второго регистра адреса, выходы разрядов которого . подключены к адресному входу блока памяти, разрешающие входы регистра числа операций и регистра кода операции соединены с соответствующими выходами коммутатора, разрешающие входы первого блока регистров, регистра ввода, буферного регистра и регистра вывода соединены соответственно с девятым, десятым, одиннадцатым и двенадцатым выходами блока управления, выходы разрядов счетчика команд соединены с четвертым входом первого регистра адреса.

2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок уп5

40 равления содержит генератор тактовых импульсов, два распределителя импульсов, девять элементов И, двенадцать элементов ИЛИ, два триггера и дешифратор кода операций, вход которого является входом кода операции блока, выходы дешифратора Ко да операции соединены с входами первого элемента ИЛИ и с первыми входами с первого по восьмой элементов И, выходы которых подключены соответственно к входам элементов ИЛИ с второго по двенадцатый, выходы которых являются с первого по пятый и с седьмого по двенадцатый выходами блока, выход первого элемента ИЛИ соединен с входом первого триггера, вход второго триггера является входом сигнала конца цикла блока, входы девятого элемента И соединены соответственно с выходами первого триггера, генератора тактовых импульсов и второго триггера, выход девятого элемента И подключен к входам первого и второго распределителей импульсов, выходы первого из которых подключены соответственно к вторым входам первого, второго, пятого, шестого, седьмого и восьмого элементов И, к третьему входу седьмого элемента И и к шестому выходу блока, выходы второго распределителя импульсов подключены соответственно к второму и третьему входам третьего и четвертого элементов И, к третьим и четвертым входам первого, пятого и шестого элементов И и к третьему входу восьмого элемента И, четвертый вход которого является входом сигнала окончания вычислений бло ка.

120856) 120856) Филиал ППП "Патент", г.Ужгород, ул.Проектная, 4

ЗНИИПК Заказ 289/53

l20856) Тираж 673 Подписное