Датчик сигнала ошибки
Изобретение м.б. использовано в прецизионных генераторах сигналов с частотной модуляцией в радиолокационных и связных системах, в акустоэлектронных фурье-продессорах. Цель изобретения - повышение быстродействия . Устройство содержит опорный генератор 1, делитель частоты 2, блок пaмяtи (БП) 3, делитель частоты с переменным коэффициентом деления (ДПКД) 4, два счетчика 5, 6, блок исключения импульсов 7 и блок кo meнcaции шумов добротности (БКПЩ) 8. Когда уровень напряжения на выходе делителя частоты 2 изменяется, счетчики 5, 6 переходят в счетный режим, счетчик 6 по импульсам с выхода ДПКД 4 формирует код адреса для обращения в БП 3, а счетчик 5 по импульсам , извлекаемым из БП 3, формирует код деления ДПКД 4 K.ent К. Поскольку команда на исключение импульсов при смене адреса из БП 3 поступает не в каждом такте, код деления частоты последовательно соединенных блока исключения импульсов 7 и ДПКД 4 оказывается дробным. Эти ошибки дробности устраняются в БКШД 8, на который из БП 3 поступает многоразрядный код управления. Приведены два примера вьтолнения БКИЩ 8. ,2 ил. о (Л С о to фиг.1
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИН
Я0„„1210201
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГГИЙ.(21) 3766329/24-09 (22) 19.06.84 (46) 07.02.86. Бюл ¹ 5 (71) Всесоюзный заочный электротехнический институт связи (72) В.Н. Кочемасов (53) 621.376.3 (088.8) (56) Авторское свидетельство СССР
¹ 113346, кл. G 01 R 23/06, 1958.
Авторское свидетельство СССР
¹ 641628, кл. Н 03 С 3/08, )976. (54)ДАТЧИК СИГНАЛА ОШИБКИ (57)Изобретение м.б. использовано в прецизионных генераторах сигналов с частотной модуляцией в радиолокационных и связных системах, в акустоэлектронных фурье-процессорах.
Цель изобретения — повышение быстродействия. Устройство содержит опорный генератор 1, делитель частоты 2, блок памяти (БП) 3, делитель частоты с переменным коэффициентом деле(51)4 Н 03 D 13/00, Н 03 С 3/02 ния (ДПКД) 4, два счетчика 5, 6, блок исключения импульсов 7 и блок компенсации шумов добротности (БКШД)
8..Когда уровень напряжения на выходе делителя частоты 2 изменяется, счетчики 5, 6 переходят в счетный режим, счетчик 6 по импульсам с выхода ДПКД 4 формирует код адреса для обращения в БП 3, а счетчик 5 по импульсам, извлекаемым из БП 3, формирует код деления ДПКД 4 К =еп1 К1.
Поскольку команда на исключение импульсов при смене адреса из БП 3 поступает не в каждом такте, код деления частоты посяедовательно соединенных блока исключения импульсов
7 и ДПКД 4 оказывается дробным. Эти ошибки дробности устраняются в БКШД
8, на который из БП 3 поступает многоразрядный код управления. Приведены два примера выполнения БКШД 8.
2 ил.
121020 нормированное время; частота сравнения, на которой происходит преобразование ЛЧМ сигнала (на частоте " работа— ср ет входящий в блок 8 компенсации шумов дробности фазовый детектор 9 (14). нт деления К тствии с выражением
Изобретение относится к рациотехнике и может использоваться в прецизионных генераторах сигналов с частотной модуляцией в радиолокационных и связных системах, а также в акустоэлектронных фурье-процессорах.
Целью изобретения является повышение быстродействия.
На фиг, 1 представлена структурная схема предложенного датчика сигнала к ошибки; на фиг . 2 а и 2 о -примеры выполнения блока компенсации шумов дробности.
Датчик сигнала ошибки содержит .опорный генератор 1, делитель 2 частоты, блок 3 памяти, делитель частоты с переменным коэффициентом деления (ДПКД) 4, первый счетчик 5, второй счетчик 6, блок 7 исключения импульсов, блок 8 компенсации шумов дробности.
Блок 8 компенсации шумов дробности согласно фиг 2а содержит фазовый детектор 9, перемножитель 10, цифроаналоговые преобразователи,(ЦАП) 1! и 12 и сумматор 13 и согласно фиг. 2 о — фазовый детектор 14„ перемножитель 15, ЦАП 16 и линию 17 задержки.
Датчик сигнала ошибки работает следующим образом, На вход измерителя сигнала ошиб-. ки поступает сигнал вида
Текущий коэффицие
15 вычисляемьй в соотве
1, =(9(ук1-9(),„„)1/2 en i X4 ".: д 5к,,К -епт м „(и-t)ao,9s,,(r-<), 2О где К = О,!, 2,..., определяет моменты Y появления импульсов на выходе последовательно включенных блока 7 исключения импульсов и ДПКД 4.
25 Значения У, в соответствии с формулой (2) находятся из уравнения Ж! i,<0,5k,, i „=en4(k Ll(t) (! ь)в (6(И+ 4(t)j, (1) где (t ) — отклонение фазы от требуемого закона ее изменения 9 (t), которое необходимо на выходе датчика сигнала ошибки. В частном случае, когда закон изменения частоты входного сигнала линейный, т ° е. 1(М=2. („U4), где Т„ — начальная частота ЛЧМ сигнала; v = v/Т вЂ” скорость изменения частоты; т — девиация частоты; Т длительность линейно-частотно-модулированного (ЛЧМ) сигнала, требуемая фаза имеет вид 9(=2u(Kg qi05k у }, (2) где Ж = ((.! — начальный коэф1Н= н ср фициент деления ДПКД 4; К сА((ТР, ) — код скорости частотной модуляции ЧМ; Яс 8(k) — 9!(g с 7 ;,. Знак равенства соответствует случаю, когда 9Е. К+ О,5 К „К вЂ” елое. г т„ число для любых значений К, При этом с!О импульсы на выходе последовательно включенных блока 7 исключения импульсов и ДПКД 4 следуют через промежутки времени, равные периоду Т = 1/Г ap ep следования импульсов в выхода опорного генератора 1. Именно этот случай при К О ""îoòветствует режиму выделения сигнала ошибки, при котором преобразование входного ЛЧМ сигнала на частоту F -со осуществляется посредством деления частоты ЛЧМ сигнала на целочисленный коэффициент деления К, который от выборки к выборке меняется на целое число единиц (обычно шаг коэффициента деления равен единице). При режиме с целочисленным коэффициентом деления частота сравнения F < -1 И/Т и сигнал ошибки может выделяться нг чаще, чем один раз эа время Т,р = 1/I, что обуславливает ср> низкое быстродействие . В предложенном датчике сигнала ошибки коды К» и К могут принимать Н нецелочисленные значения, в результате чего частота сравнения I" моср жет быть выбрана много большеи, чем -Я/Т, причем существенно возрастает быстродействие. Однако, иэ-за того, что коды К» н К, а следовательно и код К К + 2 н + 0 5K „ К нецелочисленны, импульсы на выходе последовательно включенных блока 7 исключения импульсов и ДПКД 4 даже при строгом соблюдении закона изменения фазы (2) неэквидистантны, что является причиной возникновения шумов дробности (систематических ошибок), Присутствие фазовых отклонений (т,) приводит к тому, что импульсы на выходе ДПКД 4 появляются в моменты времени 11„, отличные от „ Подставляя у„ = К вЂ” g/2/2i в равенство t 1с» где 5 — крутизна дискриминационной характеристики; К =К» К + н + 0,5K > К -ent(K»„+0,5К „К ); К =K „+K K — текущий код частоты. В (3) первое слагаемое пропорционально измеряемым фазовым ошибкам - (С) во входном сигнале V(t) а второе представляет собой систематическую погрешность измерения, обусловленную дробностью коэффициента деления. Датчик сигнала ошибки должен формировать на своем выходе напряжение Когда на выходе делителя 2 частоты присутствует низкии ровень напряжения, на выходе первого счетчика 5 формируется код начальной частоты К», определяющий начальный N коэффициент деления ДПКД 4. При этом из блока 3 памяти по нулевому адресу извлекаются нулевые управляющие сигналы, которые поступают на управляющий вход блока 7 исключения импульсов и блока 8 компенсации шумов дробности. Когда уровень напряжения на-выходе делителя 2 частоты изменяется, первый и второй счетчики 5 .и 6 переходят в счетный режим, причем второй счетчик 6 по импульсам с выхода ДПКД 4 формирует код Ф адреса для обращения к блоку 3. памяти, а первый счетчик 5 по импульсам, извлекаемым из блока 3 памяти, формирует код деления ДПКД 4 К еп1К». Поскольку команда на исключение импульсов при смене адреса из блока 3 памяти поступает не в каждом такте, код деления частоты последовательно соединенных блока 7 исключения импульсов и ДПКД 4 ока- зывается дробным. Эти ошибки дробности устраняются в блоке 8, йа который из блока 3 памяти поступает многоразрядный код управления. В блоке 8 (фиг. 2а) выходное напряжение фазового детектора 9 умножается сначала в перемножителе 10 на преобразованный к аналоговому виду код частоты К», а затем в сумматоре 13 к нему добавляется преобразованный к аналоговому виду код фазы К . Преобразование кодов К» и К,р осуществляется соответственно в ЦАП 11 и 12, В блоке 8 компенсации (,фиг. 2 ) ошибки дробности снижаются за счет введения до фазового детектора 14 линии 17 задержки, управляемой кодом К = К /К, извлекаС ю емьм из блока 3 памяти. Постоянная чувствительность к отклонению фазы обеспечивается умножением напряжения с выхода фазового детектора l4 на преобразованный к аналоговому виду в II 16 код частоты К» 10201 4 ности и сравнение преобразованной импульсной последовательности (с вы. хода ДПКД 4} с эталонной, поступающей от опорного генератора 1210201 Составитель Г. Захарченко Техред М.Пароцай Корректор С.Иекмар Редактор P. Цицика Заказ 530/58 Тираж 818 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 Филиал ППП "Патент", r. Ужгород, ул. Проектная, Формула и з о б р е т е н и я Датчик сигнала ошибки, содержащий последовательно соединенные опорный генератор и делитель частоты, выход которого соединен с установочным входом первого счетчика, а также делитель частоты с переменным коэффициентом деления, управляющие входы которого соединены с кодовым выходом первого счетчика, о т л ич а ю шийся тем, что, с целью повышения быстродействия, в него введены блок исключения импульсов, выход которого со счетным входом делителя частоты с переменным коэффициентом деления, блок компенса.— ции шумов дробности, вход опорного сигнала которого соединен с выходом опорного генератора, блок памяти, 1 выход первого разряда которого соединен с управляющим входом блока исключения импульсов, выход второго разряда которого соединен со счетным входом первого счетчика, а выходы остальных разрядов — с управляющими входами блока компенсации шумов дробности, и второй счетчик, 10 установочный вход которого соединен с выходом делителя частоты, а кодо— вые выходы — с адресными входами блока памяти, при этом выход дели— теля частоты с переменным коэффици-! 5 ентом деления соединен с информационным входом блока компенсации шумов дробности и со счетным входом второго счетчика, вход блока исключения импульсов является входом, а 20 выход блока компенсации шумов дробности — выходом датчика сигнала ошибки.
