Устройство для перезапуска вычислительного комплекса при обнаружении сбоя

 

СОКИ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИК (51)4 G 06 F 11/16 (21) 3770852/24-24 (22) 09.07.84 .(46) 15.02.86. Бюл. У 6 (72) Е.И.Бобыр, С.Г.Бочечка и П.А.Гаранкин (53) 681.326.7(088.8) (56) Авторское свидетельство СССР

У 824214, кл. G 06 F 11/22, 1978.

Авторское свидетельство СССР

У 962956, кл. G 06 F 11/16, 1980. (54)(57) УСТРОЙСТВО ДЛЯ ПЕРЕЗАПУСКА

ВЫЧИСЛИТЕЛЬНОГО КОМПЛЕКСА ПРИ ОБНАРУЖЕНИИ СБОЯ, содержащее первый счетчик, первый триггер, генератор импульсов, два элемента ИЛИ, первый элемент И, группу блоков управления и группу формирователей импульсов,, причем группа входов первого элемента ИЛИ . соединена через группу формирователей импульсов с группой входов ожидания устройства, выход первого элемента ИЛИ соединен с первым входом первого элемента И, выход которого подключен к установочному входу первого счетчика и первому входу второго элемента ИЛИ,.второй вход которого соединен с входом начальной установки устройства, а выход подключен к установочным входам блоков управления группы и нулевому входу первого триггера, единичным входом соединенного с выходом пере"

;полнения первого счетчика, счетный; вход которого соединен с выходом ге.нератора импульсов, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия устройства, в него введены три элемента ИЛИ, группа элементов ИЛИ, восемь элементов И, „„SU„„1211734 А пять элементов задержки, два триггера, две группы регистров, три мультиплексора, четыре демультиплексора, второй счетчик и блок выбора конфигурации, причем выход второго счетчика подключен к адресным входам .первого, второго, третьего мультиплексоров и первого, второго, третьего, четвертого демультиплексоров, первый вход третьего элемента ИЛИ подключен к установочному входу второго счетчика, выходу второго элемента ИЛИ, установочным входам регистров первой группы, установочному входу блока выбора конфигурации и к первым входам элементов ИЛИ первой группы, второй вход третьего элемента ИЛИ соединен со счетным входом второго счетчика.и выходом первого элемента задержки, вход которого соединен с первым входом второго элемента И и выходом второго элемента задержки, вход которого соединен с первым входом третьего элемента И и выходом третьего элемен. .та задержки, вход которого соединен с первым входом четвертого элемента

И и выходом четвертого элемента задержки, вход которого подключен к первому входу пятого элемента И, единичному входу. второго триггера и выходу шестого элемента И, первый вход которого соединен с единичным выходом первого триггера, а второй вход шестого элемента И вЂ” с выходом пятого элемента задержки, вход коФорого подключен к нулевому выходу второго триггера, нулевой вход которого под- . ключен к выходу третьего элемента

ИЛИ .и нулевому входу третьего тригге"

12 ра, единичный выход которого соединен с вторыми входами второго,,тре" тьего и четвертого элементов И, а единичный вход подключен к выходу пятого элемента И, второй вход которого соединен с выходом третьего мультиплексора, группа информационных входов которого подключена к группе входов седьмого элемента И и входам останова блоков управления группы, входы пуска которых соединены с группой выходов второго демультиплексора, информационный вход которого подключен к выходу восьмого элемента И, первый вход которого подключен к информационному входу тре"; тьего демультиплексора, к первому входу блока выбора конфигурации, к выходу второго элемента И и к информационному входу первого демультиплексора, группа выходов которого соединена с входами стробирования приема регистров первой группы, второй вход восьмого элемента И соединен с выходом четвертого элемента ИЛИ, группа входов которого соединена с первой группой выходов блока выбора конфигурации и с группами информационных входов регистров второй группы, группы выходов регистров второй группы являются группой выходов задания режима устройства и соединена с группой информационных входов второго мультиплексора, группа выходов которого соединена с первой группой входов блока выбора конфигурации, вторая группа выходов которого соединена с группами информационных входов регистров первой группы, группы выходов регистров первой группы подключены к группе информационных входов первого мультиплексора и группе входов девятого элемента И, вход которого подключен к выходу седьмого элемента И, а выход является выходом отказа устройства, группа выходов первого мультиплексора подключена к второй группе входов блока выбора конфигурации, второй вход которого соединен с выходом четвертого элемента И, а третий вход соединен с выходом третьего элемента И и с информационным входом четвертого демультиплексора, группа выходов которого подключена к вторым входам элементов ИЛИ первой группы, выходы которых соединены с установочными входами регистров второй группы, выходы окончания перезапуска блоков управ)1734 ления группы соединены с группой входов пятого элемента ИЛИ, выход которого подключен к третьему входу. второго элемента ИЛИ, группы входов состояния блоков управления группы являются группами входов состояния устройства, а группы выходов — группами командных выходов устройства, группа выхода третьего демультиплексора соединена с входами стробирования приема регистров второй группы, нулевой выход первого триггера подключен к второму входу первого элемента И, причем блок выбора конфигу- . рации содержит две группы узлов элементов И, две группы элементов И, группу узлов элементов.ИЛИ, регистр, три узла элементов ИЛИ, элемент ИЛИ, две группы элементов НЕ и три узла триггеров, причем группы входов узлов элементов И первой группы соединены с первой группой входов блока, входы — с вторым входом блока, а группы выходов подключены к группам входов соответствующих узлов элементов ИЛИ группы, входы которых соединены с установочным входом блока, а группы выходов — с первыми группами входов первого, второго и третьего узлов триггеров, вторые группы вхо-. дов которых подключены к группам выходов соответствующих узлов элементов И второй группы, входы которых соединены с первым входом блока, а группы входов — с группами выходом первого, второго и третьего узлов элементов ИЛИ и первой группой выходов блока, группа выходов регистра является второй группой выходов блока и подключена к группам входов первого, второго и третьего узлов элементов ИЛИ, группы выходов первого, второго и третьего узлов триггеров соединены с группами входов элементов И .первой группы, выходы которых подключены к первым входам соот" ветствующих элементов И второй группы, выходы которых соединены с. группой входов регистра и входами элементов НЕ первой группы, а вторые входы через элементы НЕ второй группы - с второй группой входов блока, выход каждого элемента НЕ первой группы подключен к группам входов последующих элементов И второй группы, управляющий вход и вход сброса регистра соединены соответственно с третьим входом блока и выходом элемента ИЛИ, первый и второй входы ко12 торого подключены соответственно к установочному и второму входам блока, при этом блок управления группы содержит группу элементов И, два счетчика, дешифратор, генератор импульсов, элемент И, триггер, три элемента ИЛИ, элемент задержки и элемент ИЛИ-НЕ, причем группа выходов дешифратора является группой командных выходов блока и соединена с группой входов элемента ИЛИ-НЕ и первыми входами элементов И группы, вторые входы которых подключены к группе входов состояния блока, группы входов дешифратора соединены с группой выходов первого счетчика, счетный вход и вход сброса которого подключены соответственно к выходам первого и второго элементов ИЛИ и к единично. му и нулевому входам триггера, выход которого и выход генератора импуль11734 сов соединены соответственно с первым и вторым входами элемента И, выход которого подключен к счетному входу второго счетчика, соединенного выходом и установочным входом соответственно с первым входом второго элемента ИЛИ и выходом третьего элемента ИЛИ, первый вход которого подключен к выходу первого элементаИЛИ, а второй вход через элемент задерж" ки — к выходу второго элемента ИЛИ, вторым входом к установочному входу блока, а третьим — к выходу соответствующего элемента И группы и выходу окончания перезапуска блока, выходы остальных элементов И группы подключены к группе входов первого элемента ИЛИ, вход которого соединен с входом пуска блока, выход элемента

ИЛИ-НЕ является выходом останова блока.

1

Изобретение относится к вычисли тельной технике и может быть .использовано в многомашинных и многопроцессорных системах для осуществления ав. томатического запуска и перезапуска вычислительного комплекса, Целью изобретения является повыше. ние быстродействия устройства.

На фиг.l представлена блок-схема устройства; на фиг.2 — функциональная схема блока выбора; на фиг,3— то же, блока управления; на фиг.4— то же, формирователя импульсов; на фиг.5 — временная диаграмма работы генератора серий импульсов.

Устройство (фиг.1) содержит пер вый 1 и второй 2 счетчики, первый 3, второй 4 и третий 5 триггеры, генератор 6 импульсов, первый 7, второй 8, пятый 9, третий 10, четвертый 11 эле. менты HJIH первый 12, шестой 13, пятый 14, восьмой 15, четвертый 16, третий 17, второй 18 и девятый 19 элементы И, группу формирователей 20 импульсов, группу блоков 21 управления, группу элементов ИЛИ 22, пятый

23, четвертый 24, третий 25, второй 26, первый 27 элементы задержки, первую 28 и вторую 29 группы регист5

2 ров, первый 30, второй 31 и третий

32 мультиплексоры, седьмой элемент

И 33, первый 34, второй 35, третий.

36 и четвертый 37 демультиплексоры, блок 38 выбора конфигурации.

Блок 38 выбора конфигурации (фиг.2) содержит первую 39 и вторую

40 группы узлов элементов И, первую

41 и вторую 42 группы элементов И, группу узлов 43 элементов HJIH, узлы элементов ИЛИ 44,45 и 46, узлы триггеров 47,48 и 49, группы элементов

НЕ 50 и 51, элементы ИЛИ 52 и регистр 53. Триггеры 47 хранят состояние каждого иэ М модулей 039, триггеры 48 - каждого из К каналов, а триггеры 49 — каждого из Т внешних устройств. На фиг.2 индекс при позиции элемента отражает количество этих элементов в названных узлах или группах.

Каждый блок 21 управления группы (фиг,3) содержит триггер 54, генератор 55 импульсов, счетчики 56 и 57, элемент И 58, элементы ИЛИ 59-61, элемент задержки 62, элемент ИЛИ-НЕ 63, группу элементов И 64 н дешифратор 65.

12 1734 4

Каждый формирователь 20 импульсов группы (фиг,4) содержит элемент

И 66, элемент НЕ 67 и элемент задержки 68.

Устройство работает следующим образом, При включении устройства на вход начальной установки и далее на вход второго элемента ИЛИ 8 поступает импульс, устанавливающий в нулевое сос тояние первый 3, второй 4 и третий 5 триггеры, второй счетчик 2, регистры 28 и 29 и приводящий в исходное состояние блок 38 и блоки 21. В ис-. ходном состоянии на командных выходах блоков 21 управления присутству" ют уровни логической "1", а на дру.— гих выходах — уровни логического "О", Такая комбинация управляющих сигналов позволяет каждому процессору комплекса вести вычисления по программе. При нормальной работе процессора его состояния "Ожидание" и

"Счет" сменяют одно другое во времени, причем состоянию процессора "Ожидание" соответствует уровень логической "1", а состоянию процессора

"Счет" — уровень логического "О".

Сигналы "Ожидание/Счет" от всех процессоров поступают на входы соответствующих формирователей 20, каждый из которых формирует короткий импульс при переходе сигнала "Ожидание/Счет" из "О" в состояние "1".

В случае останова одного из процессо" ров на входе соответствующего формирователя 20 постоянно присутствует уровень логической "1", соответствующий состоянию процессора "Ожидание".

При работающих процессорах (или хотя бы одного из них) сигналы с выходов формирователей 20 логически складываются на первом элементе ИЛИ 7 и при условии разрешающего потенциала на втором входе первого элемента И 12 постоянно обнуляют счетчик 1. На счетный вход счетчика 1 поступает последовательность импульсов от re" нератора 6. При останове всех процессоров счетчик 1 перестает обнуляться и при переполнении устанавливает триггер 3 в "1". Единичный сигнал с единичного выхода триггера 3 запускает генератор серии импульсов, собранный на элементах 23 — 27 задержки, элементе ИЛИ 10 элементе

И 13 и триггере 4. Генератор непрерывно вырабатывает пять серий импуль

55 сов, сдвинутых один относительно дру"гого (фиг.5). Одновременно нулевым сигналом с нулевого выхода триггера

3, поступающим на второй вход перво"

ro элемента И 12, запрещается обнуление схем устройства по сигналам "Ожи" дание/Счет" на время выполнения операций запуска, поскольку процессоры при выполнении этих операций меняют свое состояние. Импульсы, вырабаты ваемые генератором, управляют устройством. При этом осуществляется пооче" редная работа со всеми процессорами комплекса. Номер процессора, с кото- рым в данный момент ведется работа, хранится в счетчике 2. Код номера процессора со счетчика 2 поступает на адресные входы мультиплексоров

30-32 и демультиплексоров 34-37, ко" торые производят коммутацию регистров 28 и 29 и блока 21, соответствующих данному процессору. В регистре

28 в позиционном коде хранятся номера комбинаций устройств оперативной памяти, каналов и внешних запоминающих устройств, которые с данным процессором уже принимали участие в попытке перезапуска вычислительного комплекса. Разрядность каждого регистра 28 равна М;К Т. В регистре 29 хранятся в позиционном коде номера устройств оперативной памяти, каналв и внешнего запоминающего устройства, которые с данным процессором образуют текущую конфигурацию, на которой осуществляется попытка перезапуска вычислительного комплекса. Разрядность регистров второй группы 29 равна М+К+Т.

В начальный момент запуска счетчик 2 находится в нулевом состоянии, нулевой код с его выхода поступает на адресные входы мультиплексоров

30-32 и демультиплексоров 34-37, которые коммутируют первые регистры

28 и 29 групп регистров, а также первый блок 21. По первому импульсу, поступающему с выхода элемента И 13, производится проверка сигнала останова с выхода останова первого блока 21, поступающего через мультиплексор 32 на вход элемента И 14. Если блок оказывается не запущенным на управление nepesanyckoM, на выходе останова присутствует уровень логической "1". При этом триггер 5 устанавливается в единичное состояние и единичным уровнем с единичного

1211734 выхода разрешает прохождение импуль-, ка, В случае нормального завершения сов второй, третьей и четвертой се- первой операции запуска процессор вырий соответственно на выходы элемен- дает сигнал, который поступает на тов И 16, 17 и 18, По импульсу с вы- > первый вход группы входов состояния хода шестого элемента И 17, посту- блока 21 и переключает его таким обпающему на вход демультиплексора 37 разом, что на следующем выходе иэ и далее на вход элемента ИЛИ 22,, группы командных выходов появляется первый регистр 29 устанавливается в сигнал, в ответ на который процессор нулевое состояние. Одновременно им- 10 выполняет вторую операцию запуска

У пульс с выхода элемента И 17 поступа. и т.д. до окончания последней операет на вход блока 38 и .устанавливает ции запуска. В случае непрохождения на первой группе выходов номера уст" какой-либо операции запуска блок 21 ройств, назначенных в конфигурацию переходит в исходное состояние, при .к первому процессору, а на второй 15 котором на его выходе останова и на группе выходов — позиционный номер первом выходе as группы командных комбинации этих устройств. Далее по :выходов устанавливаются уровни логиимпульсу с выхода элемента И 18, по- ческой "i" а на остальных выходах ступающему на вход демультиплексора иэ группы командных выходов — уровни

36 и далее на вход стробирования 20 логического "0". приема регистра 29, производится После пуска первого блока 21 выраприем кодов номеров устройств в пер- батывается импульс пятой серии на вый в регистр 29 второй группы. Кроме выходе элемента 27 задержки. По этотого, импульс с выхода элемента И 18 му сигналу устройство переходит к поступает на вход демультиплексора 25 обслуживанию следующего процессора, 3 далее на вход стробирования . и счетчик 2 изменяет на единицу свое

34 и приема регистра 28, в результате че- состояние, а мультиплексоры 30"32 и го в первый регистр 28 записывается . демультиплексоры 34-37 начинают комкод номера комбинации устройств. По- мутировать следующий по порядку реступая на вход блока 38, импульс c 30 гистр 28, 29 иэ первой и второй групп выхода элемента И 18 исключает уст- и следующий блок 21. Работа устройстройства, назначенные.в конфигурацию ва по созданию конфигурации повторяс первым процессором, из сОстава не- ется для второго процессора при этой з анятых, импульс с выхода элемента в блоке 38 учитывается занятость

Э

И 18 о та И 15. Если в л ступает также на вход элемен- 35 устройств уже назначенных в конфи у".

В г та 5. Если в состав конфигурации рацию с первым процессором. Так опе" назначены устройства,.то на первой рация повторяется для всех процессогруппе выходов блока 38 присутствует ров. В результате создается количестне нулевой код, а следовательно, на во конфигураций, равное минимальному

;выходе элемента ИЛИ 11 - "1" кото- щ из P,М,К или Т. После создания кон рая поступает на вход элемента И 15.. джгурации с последним процессором

Таким образом, если в конфигурацию с (состояние счетчика 2 равно р-l) ,первым процессором назначены устрой- счетчик 2 переходит в нулевое сос ства, то на выходе элемента И 15 по- тояние (коэффициент пересчета раявляется импульс, который через де- 45 вен Р) и уст1 ойство опять переходит мультиплексор 35 поступает на вход . к работе с первым процессором. В слу пуска. первого блока 21- чае, если процессор выполняет какуюПо этому сигналу блок 21 запуска- либo операцию иэ подпроrpаммы пеРеется на управление программой переэа- запуска, на выходе останова соответпуска вычислительного комплекса. На 50 .ствукщего ему блока 21 присутствует .выходе останова блока 21 устанавлн- потенциал логического "0" и при его вается уровень логического "0". На опросе не взведен в "1" т иггер 5. закрыты, управпервом выходе иэ группы командных вы-,Элементы И 16 17 18 закрыты ходов блока 21 появляется уровень ло- ляющих импульсов на их выходе н и и а их выходе нет, .гического 0, а на втором выходе - 55 и происходит "холостой" ход по созуровень логической "1",. В ответ на, данию конфигурации с данным с данным процесэтот единичный сигнал первый процес- сором..При этом не изменяется сос.сор выполняет первую операцию запус- тояние регистров 29 и не выдается

7 12 сигнал пуска на вход пуска блока 21, Сигнал пуска не выдается и в случае, когда процессор не выполняет операций из подпрограммы перезапуска, но в конфигурацию с ним не назначено других устройств комплекса. Подобная ситуация происходит тогда, когда количество устройств какого-нибудь типа {например, каналов) меньше количества процессоров.

В случае запуска какой-либо операции из подпрограммы перезапуска на каком-либо процессоре (например, "ом) и ее незавершении блок 21„ ус" танавлинается в исходное состояние— на выходе останова устанавливается уровень логической "1". При опросе этого блока (содержимое триггера 5 равно -1) по импульсу с выхода элемента И 14 устанавливается в единич11734 8 ройств, которые совместно с;i-ым процессором прошли попытку перезапуска комплекса.

Если на каком-либо процессоре подпрограмма перезапуска выполнилась до конца (пришел сигнал об окончании последней операции на группу входов состояния соответствующего блока 21), на выходе окончания перезапуска блока 21 появляется уровень логической

"1" который поступает на вход элемента ИЛИ 9 и далее на вход элемента

ИЛИ 8 и осуществляет начальную установку (обнуление) всех схем устройства.

В случае массовых отказов устройств комплекса, когда оказываются неработоспособными все устройства одного типа, автоматический перезапуск

30 ное состояние триггер 5, разрешая прохождение импульсов второй, третьей и четвертой серий на выход элементов И 16, 17 и 18 соответственно.

По импульсу с выхода элемента И 16, поступающему на вход блока 38, устройства, принимавшие участие в перезапуске вычислительного комплекса с -ым процессором и номера которых с выхода регистра 29 через мульти-. плексор 31 поступают на группу входов блока 38, переводятся в состав свободных устройств, после чего они вновь могут включаться в состав конфигураций. По импульсу с выхода элемента И 17, обнуляется регистр 29;, на первой группе выходов блока 38 устанавливаются позиционные коды номеров устройств, назначенных в новую конфигурацию к процессору, а на второй группе выходов — позиционный код номера комбинации этих устройств.

При этом номера комбинации устройств, прошедшие -попытку перезапуска, с выхода регистра 28„ через мультиплексор 30 поступают на блок 38 и запре- щают повторное назначение этих комби. наций. По импульсу с выхода элемента

И 18 производится прием кодов номеров устройств в регистр 291., в блоке

38 назначенные устройства исключаются иэ состава незанятых, а код номе.ра комбинации записывается в регистр

28;. Запись в регистры 28 осуществляется без предварительного их обнуления, в результате чего они накапливают поступающие на запись единицы.

Регистр 28 при этом хранит позиционные коды номеров всех комбинаций уст"

55 вычислительного комплекса невозможен.

Признаком отказа вычислительного комплекса служит единичное состояние всех выходов всех регистров 28 (исчерпание всех возможных комбинаций устройств комплекса) и единичное состояние выходов остановов блоков 21 (ни один из процессоров не выполняет операций по перезапуску вычислительного комплекса). При выполнении этих условий на выходе элемента И 19 устанавливается единичный потенциал отказа комплекса.

В блоке 38 (фиг.2) триггеры узла

47 являются триггерами занятости модулей оперативной памяти. По сигналу начальной установки, поступающему на установочный вход блока и далее на первые входы элементов ИЛИ узла 43, триггеры устанавливаются в единичное состояние. Единичное состояние каждого триггера узла 47 соответствует не-. занятости. одноименного модуля. оперативной памяти, Аналогично триггеры узлов 48 и 49 являются триггерами saнятости модулей каналов и внешних за. поминающих устройств. Элементы И 41 выполняют роль шифраторов номеров комбинаций устройств оперативной памяти, каналов и внешних запоминающих устройств. Для этого на входы элементов И 4! заведены все возможные комбинации номеров этих устройств. В начальный момент, когда все устройства свободные, на выходах всех элементов И 41 устанавливается потенциал логической "1", Это свидетельствует о том, что любая из ком бинаций устройств оперативной памя1211734!

О ти, канала и внешнего запоминающего устройства может быть назначена в конфигурацию к процессору для осуществления перезапуска вычислительного комплекса. На элементах И 42 и элементах НЕ 50 осуществляется выбор одной комбинации устройств из всех возможных. При этом комбинации устройств, уже участвовавшие в перезапуске и хранящиеся на регистрах

28, через мультиплексор 30 поступают на элементы НЕ 51 и далее на входы соответствукнцих элементов И 42, чем запрещается повторное назначение комбинации устройства. Код выбранной комбинации устройств с выходов элементов И 42 заносится и хранится в регистре 53. Код выбранной комбинации с выхода регистра 53 поступает на вторую группу выходов блока 38 и далее на регистры 28 для заломинания в .соответствующем регистре.

Кроме того, код с выхода регистра 53 поступает на входы элементов ИЛИ узлов 44, 45 и 46, где осуществляется обратное преобразование кода номера комбинации устройств в коды номеров устройств. Коды номеров устройств поступают на входы соответствующих элементов И 40 и по сигналу с третье. го управляющего входа блока 38 устанавливают в нулевое состояние триггеры узлов 47 тех устройств, которые назначены в конфигурацию. Кроме того

У номера устройств с выхода элементов

ИЛИ узлов 44, 45 и 46 поступают на первую группу выходов блока 38 и далее на регистры 29. При переводе устройств конфигурации из занятого состояния в свободное номера этих устройств с группы выходов соответствующего регистра 29 через мультиплексор 31 поступают на первую группу входов блока 38, далее на входы элементов И 39 и по сигналу на первом управляющем входе блока 38 устанавливают в единичное состояние соответствующие триггеры узлов 47, 48 и 49. По сигналу с первого управляющего. входа блока 38, поступающему на первый вход элемента ИЛИ 52, производится обнуление перед приемом регистра 53.

В каждом блоке 21 (фиг.3) счетчик

56 и дешифратор 65 определяют выполняемую операцию из подпрограммы перезапуска вычислительного комплекса.

При включении устройства на установочный вход блока 21 поступает импульс начальной установки, который поступает на вход элемента ИЛИ 60 и устанавливает в исходные (нулевые) состояния счетчики 56 и 57 и .триггер 54. На первом выходе дешифратора

65 устанавливается уровень логичесtti » кои .1, а на остальных — логическо1 г УФ

ro 0, при этом на выходе элемента !

О ИЛИ-НЕ (выход останова) устанавливается также уровень логической "1".

При поступлении сигнала пуска на вход блока 21 он поступает через элемент ИЛИ 59 на счетный вход счет-!

5 чика 56 и изменяет его состояние на единицу, При этом единичный уровень на первом выходе дешифратора пропадает и появляется единичный уровень на втором выходе дешифратора, кото20 рый осуществляет запуск первой операции подпрограммы перезапуска. Сигналом с выхода элемента ИЛИ 59 осуществляется также обнуление счетчика 57 и установка в единичное сос-.

25 тояние триггера 54, разрешающего прохождение импульсов с генератора 55 импульсов через элемент И 58 на счетный вход счетчика 57. При нормальном завершении операции перезапуска

30 на соответствующий вход окончания операции блока 21 поступает импульс, который открывает соответствующий элемент И 64 и, пройдя элемент ИЛИ 59, добавляет единицу в счетчик 56, ДеЗ5 шифратор 65 вьщает следующую кодовую комбинацию на выходы блока 21, и осуществляется запуск следующей операции подпрограммы перезапуска. Одновременно с запуском операции снгна40 лом с выхода элемента ИЛИ 59 осуществляется обнуление счетчика 57, который начинает подсчет импульсов с нулевого состояния. Если после запуска какой-либо операции не приходит сиг45 нал о ее окончании в течение интервала времени, определяемого временем пересчета счетчика 57, с выхода пере« полнения счетчика 57 выдается сигнал

У переводящий в нулевое состояние счет50 чик 56 и триггер 54. Сам счетчик 57 обнуляется через время задержки элемента 62 задержки.

В случае нормального завершения всех операций перезапуска сигнал об

55 окончании последней из них поступает на второй вход последнего элемента

И 64, с выхода которого выдается сигнал об окончании перезапуска вычисли11 тельного комплекса и установки в исходное (нулевое) состояние всех схем блока 21, Таким образом, предлагаемое устройство позволяет осуществить автоматический запуск вычислительного комплекса при сбое всех процессоров, вхо.— дящих в состав вычислительного комплекса. Устройство осуществляет автоматическую конфигурацию вычислительной системы. что позволяет осущест11734 12 вить автоматический запуск вычисли тельного, комплекса при напичии хотя бы по одному исправному устройству различных типов. Предложенное уст5 ройство отличается большим быстродействием, поскольку позволяет одновременно создавать максимально возможное количество рабочих конфигураций из устройств, входящих в состав

10 комплекса.

121!734

1211734

1211734

ПЕРдЬ/й0

ЮЛЮ/ЮЮ77

8mdpn

Ульями

h JF480d

/0МВВЯ

Рыюд рл та ЮУ

ЯЫУ0ф рр

mar Ð9

BblxoP Y тр85

ВыюФ ял ла Л

Рыб ял

Риг. Х

Составитель В. Вертлйб

Редактор Н.П1выдкая . Техред З.Палий Корректор Л.Пилипенко

Заказ 641/53 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Филиал IIIIII "Патент", г. Ужгород, ул. Проектная, 4