Цифровой фазометр

 

Изобретение относится к области радиотехники и может использоваться в автоматических устройствах у А:/ измерения сдвига фаз сигналов. Цель изобретения - повышение точности единичного измерения разнос: ти фаз. Фазометр содерхмт формирователи импульсов, логические злементы (ЛЭ) ИЛИ 3 и 11, триггер 4, блоки напряжения 5 и 8, ключи 6, 7 и 12 интегратор 9, компаратор 10, генератор счетных импульсов 13, счетчик импульсов 14. Дпя достижения поставленной цели в цифровой фазометр дополнительно . введены ЛЭ 3 и 11, блоки 5 и 8, ключи 6 и 7. 1 ил.

. СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

1 1!4 G Ol R 25/08 (21) 3770105/24-2! (22) 06.07.84 (46) 23.02 ° 86. Бюл. У 7 (72) А.Г.Нехаев и О.А.Редин (53) 621.317.77(088.8) (56) Кушнир Ф.В. Электрорадиоизмерения. Учебное пособие для вузов.

Энергоатомиэдат, 1983, с. 189.

Авторское свидетельство СССР

У 690407, кл. G Ol R 25/08, 1977. (54) ЦИФРОВОЙ ФАЗОМЕТР (57) Изобретение относится к области радиотехники и может использоваться в автоматических устройствах

„„SU„„1213437 А измерения сдвига фаэ сигналов.

Цель изобретения — повышение точности единичного измерения разнос, ти фаз. Фаэометр содержит формиро ватели импульсов, логические .элементы (ЛЭ! ИЛИ 3 и 11, триггер 4, блокй напряжения 5 и 8, ключи 6, 7 и 12 интегратор 9, компаратор 10, генератор счетных импульсов 13, счетчик импульсов 14.

Для достижения поставленной цели в цифровой фазаметр дополнительно

°, введены ЛЭ 3 и 11, блоки 5 и 8, ключи 6 и 7. l ил.

1 12

Изобретение относится к области радиотехники и может быть испольэо вано при создании радиотехнических устройств различного назначения, в частности, автоматических устройств измерения сдвига фаз сигналов.

Целью изобретения является повышение точности единичного измерения разности фаз.

На чертеже представлена функциональная схема цифрового фазометра.

Цифровой фазометр- содержит первый и второй формирователи 1 и 2, второй логический элемент ИЛИ 3, триггер 4, блок 5 напряжения, третий и второй ключи 6 и 7, второй блок 8 напряжения, интегратор 9, компаратор 10, первый логический элемент ИЛИ 11; первый ключ 12, генератор 13 счетных импульсов, счетчик 14 импульсов, со следующими связями: последовательно соединенные первый формирователь l., второй логический элемент ИЛИ 3, триггер 4, третий ключ 6, интегратор 9, компаратор 10, первый логический элемент ИЛИ ll, ключ 12, счетчик 14, причем выход второго формирователя 2 соединен с вторым входом триггера 4, а вход второго ключа 7 — с инверсным выходом триггера 4, прямой выход последнего соединен с первым логическим элементом ИЛИ il, выход второго ключа

В

7 соединен с входом интегратора 9, выход генератора 13 счетных импульсов — с вторым входом. первого ключа

12, а выходы блоков 5 и 8 напряжения — с информационными входами ключей 6 и 7 соответственно.

Устройство работает следующим образом .

В момент положительного переходаопорного напряжения через "0" первый формирователь 1 формирует импульс, который через второй логический элемент ИЛИ 3 устанавливает триггер 4 в состояние. логической

"1" и через первый логический элемент ИЛИ 11 открывает ключ 12, разрешая прохождение счетных импульсов от генератора 13 на счетчик 14.

Триггер 4 управляющим сигналом с прямого выхода открывает ключ 6. разрешая прямое интегрирование положительного напряжения блока 5 на.пряжения интегратором 9. При нали13437

5

1О

55 чин положительного потенциала на выходе интегратора 9 компаратор 10 поддерживает уровень логической "1" на первом входе первого логического элемента ИЛИ 11, разрешая тем самым прохождение счетных импульсов через ключ 12 независимо от состояния управляющего триггера 4. Логическая "1" на выходе первого логического элемента ИЛИ 11 поддерживает второй логический элемент ИЛИ 3 в состоянии логической "1 ", предотвращая тем самым повторный запуск устройства в момент. измерения, I

В момент положительного перехода исследуемого сигнала через "0" выходной сигнал второго формирователя 2 устанавливает триггер 4 в состояние логического "0" и управг ляющим сигналом с инверсного выхода открывает второй ключ 7, разрешая обратное интегрирование напряжения блока 8 напряжения. По окончании процесса обратного интегрирования на выходе компаратора 10 устанавливается напряжение логического "0", при этом на выходе первого логического элемента ИЛИ 11 также присутствует напряжение логического "0", которое закрывает ключ 12, запрещая прохождение счетных импульсов на счетчик 14.

Точность единичного измерения разности фаз можно повышать за счет увеличения времени обратного интегрирования, уменьшая величину отрицательного напряжения блока 8 напряжения.

Формула изобретения

Цифровой фазометр, содержащий первый формирователь, последовательно, соединенные второй формирователь и триггер, последовательно соединенные генератор счетных импульсов, первый ключ и счетчик, о т,л и— ч а ю шийся тем, что, с целью повышения точности единичного измерения, в него дополнительно введены последовательно соединенные второй клюя, интегратор, компаратор, первый логический элемент ИЛИ, а также третий ключ, второй логический элемент ИЛИ и два блока напряжения, причем первый вход второго логического элемента ИЛИ соеди1213437

Составитель Н.Агеева

Редактор Т.Кугрышева Техред М.Пароцай Корректор О.Луговая

Заказ 779/56

Тираж 730 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород,, ул. Проектная, 4 нен с выходом первого формирователя, второй Уход — с выходом,.первого логического элемента ИЛИ и управляющим входом первого ключа, а вы-: ход — с установочным входом триггера, прямой выход которого соединен с вторым входом первого лот гического элемента ИЛИ и управля ющим входом третьего ключа, а инверсный выход — с управляющим входом второго ключа, при этом выход третьего ключа соединен с входом :интегратора, а информационные вхо, ды второго и третьего ключей подключены к раэнополярным клеммам блоков напряжения.