Устройство для передачи и приема информации

 

Изобретение относится к вычислительной технике и может быть использовано для передачи дискретной информации . Устройство содержит передающую и приемную стороны и позволяет передавать цифровую информацию представленную в параллельном коде. Приемная сторона содержит блок дозирования и две группы триггеров, позволяющие использовать для синхронизации код Грея. Для повышения достоверности устройства на приекйюй стороне используется пороговая схема, позволяющая выделить синхроимпульс по длительности импульса. 3. з.п. фг«ы. 4 ил. (О с сл to со

СО1ОЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCKOIVIV СВИДЕТЕЛЬСТВУ

3»

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3779859/24-24 (22) 09.08.84 . (46) 28.02.86. Бюл. У 8 (72) В.А.Баранов, С.Ф,Жулинский, В.М.Кузьмин, В,В.Мещеряков, И.Ф.Попов и А,Н.Сергеев (53) 62 l . 398 (088. 8) (56 ) Автор ское свиде тел ьст во СССР

В 526940, кл. G 08 С 19/28, 1976. Авторское свидетельство СССР

11 705494, кл. G 08 С 19/28, 1979.

Авторское свидетельство СССР

И 698032, кл, G 08 С 19/28, 1979. (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИENA ИНФОРМАЦИИ

„„SU„„1215129 А (51) 1 G 08 С 19/28 (57) Изобретение относится к вычислительной технике и мохет быть использовано для передачи дискретной ин формации. Устройство содерхит пере дающую и приемную cTopoHhl H lIosso ляет передавать цифровую информацию, представленную в параллельном коде.

Приемная сторона содераит блок доэирования и две группы триггеров, позволяющие использовать для синхрониза ции код Грея. Для повышения достовер ности устройства на приеыюой стороне используется пороговая схема, поэво ляющая выделить синхроимпульс по длительности импульса. 3. s.ï. ф-яы.

4 ил.

) 215129

10!

30

Изобретение относится к вычислительной технике и может быть исполь зовано для передачи дискретной информации.

Цель изобретения - повышение информативности устройства для передачи и приема информации, На фиг.1 приведена функциональная схема передающей стороны устройства; на фиг.2 - функциональная схема приемной стороны устройства; на фиг.3 - временная диаграмма работы передающей стороны устройства; на фиг.4 - временная диаграмма ра. боты приемной стороны устройства.

Устройство передачи и приема информации (фиг.1) содержит регистр

1 сдвига, блок 2 управления, первый элемент 3 И, элемент 4 ИЛИ, первый

IK-триггер 5, второй элемент 6 И, первый О-триггер 7, второй IK-триггер 8, первый элемент 9 НЕ, второй

Р-триггер 10, второй элемент 11 НЕ, третий элемент 12 И, выходной согласующий блок 13, счетчик импульсов

14, генератор тактовых импульсов

15, информационный выход 16, третий .управляющий вход 17 и второй управляющий вход 18.

Приемная сторона устройства передачи и приема информации (фиг.2) содержит согласующий блок 19, регистр 20 сдвига, буферный регистр

21 блок 22 фазирования, первую группу Р-триггеров 23> вторую груп пу Р"триггеров 24, четвертую группу

D""триггеров 25, элемент 26 И, управляемый коммутатор 27, третью группу D-триггеров 28, блок 29 управления, RS-триггер 30, первый элемент 31 И, D-триггер 32, второй элемент 33 И, элемент 34 НЕ, генератор 35 тактовых импульсов, счетчик 36 импульсов.

Устройство передачи и приема дискретных сигналов работает следую"

1цнм образом, При включении питания все триггеры устройства с помощью сигнала установки в "0" (фиг. l и 2, для простоты иэображения не показаны цепи подачи этого сигнала) устанавливаются в исходное (нулевое) состояние. Предназначенная для передачи информация, представленная параллельным кодом, поступает на информационный вход устройства. Цикл передачи информации начинается смомента поступления науправляющий вход 18 устройства; запускающего импульса положительной полярности (фиг.З), которая устанавливает D-триггер 10 в единичное состаяние. При поступлении переднего фронта тактового импульса положительной полярности с выхода генератора 15 тактовых импульсов с частотой следования f на синхровход

D-триггера 7 последний устанавливается в единичное состояние. Сигнал с нулевого выхода Р-триггера 7 уста-. навливает Р-триггер 10 в нулевое состояние и обнуляет счетчик тактов.

Сигнал с единичного выхода Р-триггера 7 поступает на первый управляющий вход регистра 1 сдвига и обеспечивает запись предназначенной для передачи информации. Задним фронтом первого тактового импульса устанавливается в единичное состояние IK-триггер 8. Передним фронтом следующего тактового импульса

Р-триггер 7 устанавливается в исходное нулевое состояние, а задним фронтом IK-триггер 8 устанавливается в исходное нулевое состояние, в этом состоянии триггеры 7 и 8 будут находиться до начала следую- . щего цикла передачи информации, начинающегося с момента поступления на второй управляющий вход 18 устройства следующего, запускающего ( импульса.

Сигналы с единичных выходов

Р-триггера 7 и IK-триггера 8 постулают на входы элемента 4 ИЛИ, обеспечивая формирование на его выходе импульса "маркер" длительностью

1,5 периода следования тактовых импульсов. Задним фронтом импульса положительной полярности с выхода

1К-триггера 1 8 устанавливается в единичное состояние 1К-триггер 5, Сигнал положительной полярности с едини чн о го выхода К-три г гер а 5 открывает элементы 3 и 6 И, тем самым тактовые импульсы через элемент 6 И поступают в качестве импульсов сдвига на второй управляющий вход регистра 1 сдвига, обеспечивая сдвиг информации в этом ре гистре, и стра бируют с помощью элемента 3 И информационные импуль сы, поступающие с выхода регистра

1 сдвига, Информационные импульсы с выхода элемента 3 И через элемент 4 ИЛИ

1215129.и выходной согласующий блок 13 поступают в линию связи 16 вместе с импульсом "маркер", причем временной интервал между задним фронтом импульса маркер" и передним фронтом первого информационного импульса равен 0,5 периода тактовых импульсов.

Тактовые импульсы с выхода эле мента 6 И поступают также на информационный вход счетчика 14 импульсов, который осуществляет подсчет числа импульсов сдвига и тем самым число передаваемых информационных импульсов. После передачи требуемого числа информационных импульсов на выходе счетчика 14 импульсов формируется сигнал положительной полярности, передний фронт которого совпадает с задним фронтом последнего передаваемого информационного импульса.

Сигнал с выхода счетчика 14 импуль" сов открывает элемент 12 И, и тактовые импульсы через элементы 11 и

9 НЕ, элемент 12 И поступают на вход установки в нулевое состояние

I К-.триггера 5. Сигнал отрицательной полярности с единичного выхода

1К-триггера 5 закрывает элементы

3 и 6 И, тем самым прекращается по ступление через элемент 6 И импульсов сдвига на регистр i сдвига, выдача информации с регистра 1 и передача ее по линии связи 16.

На этом заканчивается цикл передачи информации, новый цикл передачи информации начинается в момент поступления на второй управлякмций вход

1S устройства следующего запускающего импульса, Цикл приема информации на прием ной стороне устройства начинается с момента поступления через входной согласующий блок 19 на информационный вход блока 22 фазирования посылки, состоящей из импульса

lI 1l маркер и информационных импульсов (фиг.4), Импульс "маркер" выделяется из информационной посылки в блоке 22 фазирования с помощью второй и четвертой групп из 0-триггеров 24 и 25 и элемента 26 И, На синхро входы этих 0-триггеров с первой группы 0-триггеров 23 поступает группа из m последовательностей синхроимпульсов, сдвинутых относи-. тельно друг друга по фазе на угол, равный 360 /m. Причем частота повторения синхроимпульсов в каждой из m последовательностей равна f, т.е. равна частоте следования такто

5 вых импульсов на передающей стороне устройства, а следовательно, и частоте следования информационных импульсов. При поступлении на 0-входы группы 0-триггеров 24 и 25 импульса

10 длительностью, меньшей периода следования синхроимпульсов,,такой им» пульс будет зафиксирован не на всех

0-триггерах 24 и 25 и совпадение, высоких потенциалов на входах эле

15 мента 26 И не произойдет.

При поступлении на 0-входы груп пы 0-триггеров 24 и 25 импульса длительностью, большей периода сле дования синхроимпульсов (импульса

20 tt 1 маркер ), он будет зафиксирован на всех 0-триггерах 24 и 25 и на выходе элемента 26 И будет сформи рован импульс положительной поляр» ности. Этот импульс устанавливает

25 Ю-триггер 30 в единичное состояние, а счетчик 36 тактов — в исходное состояние, при котором на его выходе будет низкий потенциал, Причем счетчик 36 тактов начинает

ЗО подсчет синхроимпульсов после окончания действия на его втором входе импульса положительной полярности.

Отметим, что сигналы на выходе

0-триггеров 24 и 25 после окончания действия импульса "маркер" не ока зывают влияния на работу устройства и для простоты и нагдядности на вре менной диаграмме (фиг.4) не показаны.

Кроме того, импульс положительной

4п полярности с выхода элемента 26 И поступает на четвертую группу Остриг герав 28, обеспечивая выбор одной йз

rh последовательностей синхроимпульсов, передний фронт положительных

45 импульсов которой во времени рас полагаеТся наиболее близко к сере дине принимаемых информационных им пульсов на входе регистра 20 сдвига, и с помощью которой осуществляется

50,прием информации в регистр 20 сдвига. формирование группы иэ в сдвину тых друг относительно друга по фазе на угол, равный 360 /m, последова тельностей синхроимпульсов осущест

55 вляется в блоке фазирования 22 с помощью первой группы 0"триггеров 23 ° на синхровходы которых с выхода фор мирователя 35 тактовых импульсов

)2)5!29 поступает последовательность тактовых импульсов с частотой следования m f.

Далее работа устройства описывается для случая m = 6, т.е. для частоты следования тактовых импульсов на выходе формирователя 351 тактовых импульсов, равной 6 f (фиг.4), и для случая, когда каждая из четырех групп D-триггеров 23, 24, 25 и 28 содержит по три 0-триггера.

В исходном состоянии, после поступления сигнала установки в "0", на D"âõoäå. 0:-триггера 23.1 устанавливается высокий потенциал, а на )5

0-входах остальных D-триггеров 23низкий потенциал. При поступлении передке ro фр онт а пер во ro т акто во го импульса положительной полярности с выхода генератора 35 тактовых 20 импульсов на синхровход 0-триггера

23.2 последний устанавливается в единичное состояние и на 0-входе

D"-триггера 23.2 устанавливается высокий потенциал, По переднему фрон-25 ту второго тактового импульса устанавливается в единичное состояние

0-триггер 23.2 а по переднему фронту третьего тактового импульса в единичное:состояние устанавливается 30

0-триггер 23.3, тем самым на 0-входе

D-триггера 23. 1 устанавливается низкий потенциал и по переднему фронту четвертого тактового импульса D-триггер 23.1 устанавливается в нулевое состояние, а по переднему фронту пятого и шестого тактовых импульсов " в нулевое состояние устанавливаются

0-триггеры 23.1 и 23.3.

Таким образом, после прохождения 40 шестого тактового импульса 0-триггеры 23 оказываются в исходном состоянии и с приходом седьмого тактового импульса снова будет установлен в единичное состояние 0-триггер 45

23.1, затем 0-триггер 23.2 и т.д.

При этом на единичных и нулевых выходах группы из трех 0-триггеров

23 обеспечивается формирование шести последовательностей (фиг.4) синхро- 50 импульсов, сдвинутых друг относительо но друга на 60, с частотой следования импульсов в каждой иэ последовательности синхроимпульсов, равной f а на единичных выходах D-триг-55 геров 23 формируется циклический код Грея, определяющий номер последовательности синхроимпульсов.

Выбор одной из шести последовательностей синхроимпульсов; на которой осуществляется запись принимаемых информационных импульсов в регистр 20 сдвига, осуществляется в блоке 22 фазирования при помощи третьей группы 0-триггеров 28 и управляемого коммутатора 27.

По переднему фронту положительного импульса, поступающего на синхровходы D-триггеров 28 в момент времени, когда импульс "маркер" будет зафиксирован на всех D-триггерах 24 и 25, íà D-триггерах 28 запоминается код Грея, поступающий на 0-входы триггеров 28 с единичных выходов D-три ггеров 2 3, и для временных соотношений, приведенных на фиг.4, код Грея равен 001 для первой информационной посылки и

000 для второй информационной поCbIUKH e

Зафиксированный код Грея с единичных выходов D-триггеров 28 поступает на управляющие входы управляемого коммутатора 27, обеспечивая пропускание на выход коммутатора

27 последовательности синхроимпульсов, формируемой на единичном выходе

0-триггера 23.3 для первой информационной посылки и на единичном выходе 0-триггера 23,2 для второй информационный посылки. Выбранная последовательность синхроимпульсов с выхода коммутатора 27 поступает на информационный вход счетчика 36 тактов и через элемент 33 И на управляющий вход регистра 20 сдвига и используется соответственно для подсчета количества принятых информационных импульсов и для приема . информационных импульсов в регистр

20 сдвига.

После приема в регистр 20 сдвига всех К информационных импульсов дан", ной информационной посылки и переполнения счетчика 36 импульсов на выходе счетчика 36 устанавливается высокий потенциал, который посТупает на третий вход блока 29 управ» ления, Этот высокий потенциал через элемент 34 НЕ закрывает элемент 33 !

И, тем самым прекращаются поступление синхроимнульсов на управляющий вход регистра 20 сдвига и прием. информационных импульсов в этот регистр, Одновременно этот высокий

1215129

20 потенциал через элемент 31 И поступает на 0-вход 0-триггера 32 ° и (к+1) синхроимпульсом выбранной последовательности синхроимпул ьсов

0-триггер 32 устанавливается в единичное состояние. При этом передним фронтом импульса положительной полярности с выхода 0-триггера 32 будет осуществлена запись принятой информационной посылки из регистра

20 сдвига в буферный регистр 21 и установлен RS-триггер 30 в нулевое состояние .

Низкий потенциал с единичного выхода RS-триггера 30 закрывает элемент 33 И и через элемент 31 И поступает на 0-вход 0-триггера 32, который (к+2 ) синхроимпульсом выбранной последовательности синхроимпульсов устанавливается в нулевое состояние. В таком состоянии схема будет находиться до момента поступления на информационный вход блока

22 фаэирования импульса "маркер" следующей информационной посылки.

Причем на приемной стороне устройство готово к приему следующей информационной посылки, задержанной относительно заднего фронта к -го импульса предыдущей посылки не менее, чем на половину периода следования информационных импульсов.

В этом случае. цикл приема информации (фиг.4) осуществляется аналогично укаэанному, а выбор новой последовательности синхроимпульсов, на кдторой выполняется запись информационной посыпки в.ре гистр 20 сдвига, происходит одно» временно с записью принятой предыдущей информационной посылки из регистра 20 сдвига в буферный регистр 21.

Таким образом, предлагаемое устройство передачи и приема информации обеспечивает повышение быстродействия из-за отсутствия дополнительных затрат времени на обеспечение синхронизации приемной и передающей сторон устройства и совмещения во времени обработки предыдущей информационной посылки с приемом следующей, а также простоту, устройства, это позволяет работать в широком диапазоне тактовых частот беэ регулировки и подстройки устройства.

Высокая достоверность работы устройства обеспечивается примене нием на приемной стороне для выде ления импульса "маркер" пороговой схемы по длительности импульса.

В предлагаемом устройстве по ср авнению с иэ ве ст ным сокр ащен объем оборудования. Для передачи и приема дискретной информации используется одна линия связи и два приемопередающих кабельных усилителя.

Применение предложенного устрой ства в автоматизированных системах управления позволяет существенно сократить объем оборудования и, как следствие, повысить надежность и достоверность передачи дискретной инфор мации .

Формула изобретения

1. Устройство для передачи и приема информации, содержащее на передаккцей стороне генератор тактовых импульсов, регистр сдвига, выход которого соединен с информа-ционным входом блока управления, счетчик импульсов и выходной согла сующий блок, выход которого соединен с линией связи, на приемной стороне - входной согласующий блок, вход которого соединен с линией связи, выход соединен с информационным входом регистра сдвига и информационным входом блока фазирования, второй выход которого соединен с управляющим входом счетчика импуль сов, и генератор тактовых импульсов, о т л и ч а ю щ е е с я тем, что, с целью повышения информативности устройства, на передающей стороне выход генератора тактовых импульсов соединен с первым управляющим входом блока управления, второй управляющий вход которого является управпяккцим входом устройства первый, второй, третий и четвертый выходы блока управпения соединены соответственно с входом выходного согласующего блока, информационным и первым управляющим входом соответственно, счет чика импульсов и регистра сдвига, управлякицим входом счетчика импуль сов и вторым управляющим входом регистра сдвига, выход счетчика импульсов является управлякицим выхо

1215129 дом. устройства и соединен с третьим управляющим входом блока управления, информационный вход регистра сдвига является информационным входом уст- 5 ройства, на приемной стороне введены буферный регистр и блок управ10 ления, выход генератора тактовых импульсов соединен с управляющим входом блока фазирования, первый выход которого соединен с информационным входом счетчика импульсов и первым входом блока управления, второй выход блока фазирования соединен с вторым входом блока управления, выход счетчика импульсов соединен с третьим входом блока управления, первый и второй выходы которого соединены соответственно с управляющими входами регистра сдвига и буферного регистра, выход регистра сдвига соединен с информационным входом буферного регистра, выход которого является информационным выходом устройства.

2 ° Устройство по и, 1, о т л и ч ающе е с я тем, чтонапередающей стороне блок управления со держит триггеры, элементы И, элементы НЕ и элемент ИЛИ, выход первого элемента И соединен с первым входом элемента ИЛИ, выход первого триггера соединен с первыми входами первого и второго элемента И, первый выход второго триггера соединен З5 с вторым входом элемента ИЛИ и первым входом третьего триггера, выход которого соединен с третьим входом элемента ИЛИ и первым входом первого триггера, второй выход вто- 40 рого триггера соединен с вторым входом третьего триггера и первым входом четвертого триггера, выход которого соединен с первым входом второго триггера, выход первого

45 элемента НЕ соединен с первым вхо- дом третьего элемента И, выход кото» рого через второй элемент НЕ соединен с вторым входом первого триггера, второй вход первого элемента И явля- 5О ется информационным входом блока управления, третий вход первого эле мента И, вторые входы второго триггера и второго элемента И, третий вход третьего триггера и вход пер- 55 вого элемента НЕ объединены и явля« ются первым управляющим входом блока управления, вторые входы четвертого триггера и третьего элемента И являются соответственно вторым и третьим управляющими входами блока управления, выходы элемента ИЛИ, второго элемента

И второй и первый выходы второго триггера являются соответственно первым, вторым, третьим и четвертым выходами блока управления.

3. Устройство по п.1, о т л ич а ю щ е е с я тем, что на приемной стороне блок фазирования содержит группы триггеров, элемент И и управляемый коммутатор, первый выход каж дого триггера первой группы соединен с первым входом последующего триггера этой группы, соответствующим входом первой группы входов управляемого коммутатора и первыми входами соответствующих триггеров

1 второй и третьей групп, вторые выходы триггеров первой группы соединены с соответствующими входами второй группы входов управляемого коммутатора и первыми входами соответ ствующих триггеров четвертой группы, второй выход: последнего триггера первой группы соединен с первым входом первого триггера втой группы, выходы триггеров второй и четвертой групп соединены с соответствующими входами элемента И, выход которого соединен с объединенными вторыми входами триггеров третьей группы, выходы которых соединены с соответствующими управляемыми вхо" дами третьей группы входов управляемого коммутатора, вторые входы триггеров первой группы объединены и являются управляющим входом блока фазирования, вторые входы триггеров второй и четвертой групп объединены и являются информационным входом бло ка фазирования, выходы управляемого коммутатора и элемента И являются соответственно первым и вторым вы» ходом блока фазирования.

4, Устройство по п.1, о т л ич аю ще е с я тем, что на приемной стороне блок управления содержит триггеры, элементы И и элемент НЕ, выход первого триггера соединен с первыми входами первого и второго элемента И, выход первого элемента

И соединен с первым входом второго триггера, выход которого соединен с первым входом первого триггера, 1215! 29 ! 2

11 выход элемента HE соединен с вторым входом второго элемента И, второй вход второго триггера и третий вход второго элемента И объединены и являются первым входом блока управ ления, второй вход первого триггера является вторым входом блока управления, объединенные второй вход первого элемента И и вход элемента ..НЕ являются третьим входом блока управ пения, выходы второго элемента И и второго триггера являются соответ ственно первым и вторым выходами блока управления.

1215 )29

12!5129

Составитель В.Бородин

Техред С.Мигунова Корректор Е.Рошко

Редактор М. Дылын

Филиал ППП "Патент", r.Óæãoðîä, ул. Проектная, 4

Заказ 908/57 Тираж 516 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д . 4/5